SU718918A1

SU718918A1 - След ща цифрова декада

Info

Publication number: SU718918A1
Application number: SU782650751A
Authority: SU
Inventors: Ярослав Владимирович Борис
Original assignee: Предприятие П/Я А-7843
Priority date: 1978-07-13
Filing date: 1978-07-13
Publication date: 1980-02-29

Description

Изобретение относится к вычислительной технике.

Известна следящая цифровая декада, содержащая компараторы и источник эталонного напряжения [1].

Известна также следящая цифровая декада, состоящая из компараторов, одни из входов которых соединены с общей шиной, другие входы последовательно связаны с источником входного напряжения и с соответствующими входами делителя напряжения, подключенного к выходу источника эталонного напряжения, а выходы.— с блоком логических элементов, соединенных с делителем напряжения [2].

Однако эти следящие декады имеютсложную схему преобразования.

Цель изобретения — повышение надежности устройства.

Указанная цель достигается тем, что в следящую цифровую декаду, содержащую источник эталонного напряжения, коммутатор, делитель напряжения, блок компараторов, блок логических элементов, введены дополнительный источник эталонного напряжения, дополнительный компаратор и ключ, причем выходы коммутатора соединены с первым входом ключа и через дополнительный источник эталонного напряжения с вторым входом ключа и первым входом дополнительного компаратора, второй вход которого соединен с вторыми входами блока компараторов и общим входом блока логических элементов. Выход дополнительного компаратора соединен с управляющим 5 входом блока логических элементов и управляющим входом ключа.

На чертеже показана структурная электрическая схема следящей декады.

Декада содержит блок 1 компараторов, коммутатор 2, делитель 3 напряжения, источник 4 эталонного напряжения, компаратор 5, блок 6 логических элементов, источник 7 эталонного напряжения и ключ 8.

Четыре прецизионных резистора, составляющих делитель 3, подключенный к источнику 4, подобраны таким образом, что на них создается напряжение, равное четным значениям (0,2; 0,4; 0,6; 0,8) от максимального входного напряжения. Величина напряжения источника 7 выбрана равной 0,1 от максимального входного напряжения.

При входных напряжениях, превышающих четные значения (0,2; 0,4; 0,6; 0,8) от максимального входного напряжения, срабатывает соответствующий компаратор блока 1 и подключает ключом коммутатора 2 своего разряда разностное напряжение между входным и напряжением на делителе 3 этого же разряда, подключенному к источнику 4, к компаратору 5. Срабатывает логический элемент блока 6 этого раз ряда и выдает информацию о входном напряжении четных значений.

По достижении входным напряжением нечетных значений (0,1; 0,3; 0,5; 0,7; 0,9) от максимального входного напряжения опрокидывается компаратор 5. С помощью соответствующего логического элемента блока 6 формируется напряжение, которое управляет ключом коммутатора 2 своего разряда и является выходной информацией для отсчетного устройства.

Кроме того, напряжение, снимаемое с источника 7, с помощью ключа 8 подается на выход декады, где суммируется с напряжением, снимаемым с делителя 3, и подается на следующую декаду.

При использовании изобретения вдвое уменьшается число ступеней эталонного напряжения, ключей коммутаторов, компараторов и логических элементов, а к дополнительно введенному источнику эталонного напряжения требования по стабильности и точности в 10 раз ниже, чем к основному, так как величина этого напряжения составляет 0,1 значения напряжения основного источника.

Claims

Формула изобретения

Следящая цифровая декада, содержащая блок компараторов, первые входы которого через делитель напряжения соединены с выходами коммутатора, входы питания делителя напряжения соединены с выходом эталонного источника напряжения, выходы 5 блока компараторов соединены с входами блока логических элементов, управляющих ключами коммутатора, отличающаяся тем, что, с целью повышения надежности устройства, введены дополнительный источ0 ник эталонного напряжения, дополнительный компаратор и ключ, причем выходы коммутатора соединены с первым входом ключа и через дополнительный источник эталонного напряжения с вторым входом 5 ключа и первым входом дополнительного компаратора, второй вход которого соединен с вторыми входами блока компараторов и общим входом блока логических элементов, выход дополнительного компарато0 ра соединен с управляющим входом блока логических элементов и управляющим входом ключа.