SU1203542A1

SU1203542A1 - Аналого-дискретный сумматор

Info

Publication number: SU1203542A1
Application number: SU843763326A
Authority: SU
Inventors: Виктор Степанович Авдеев
Priority date: 1984-07-03
Filing date: 1984-07-03
Publication date: 1986-01-07

Description

I

Изобретение относитс к аналоговой и комбинированной вычислительной технике и может быть использовано, нгшример, в аналого-дискретных преобразовател х ,

Цель изобретени - повышение точности суммировани .

На чертеже приведена схема предлагаемого сумматора.

.Сумматор содержит блок 1 синхрони заций , управл емый источник 2 напр жени , двухпозиционный коммутатор 3,

элемент 4 пам ти, второй ключ 5, запоминающий конденсатор 6, операционный усилитель 7, первьш ключ 8 и ре;зистивный делитель 9 напр жени ,

Ана,пого-дискретньш сумматор работает следуюащм образом.

Первоначально в элементе 4 пам ти и на запоминающем конденсаторе 6, сигналы равны нулю, первьм вход двух позиционного коммутатора 3 замкнут с ej o выходом, ключ 5 разомкнут, а клю 8 замкнут, С блока 1 синхронизации на управл емый источник 2 напр женин поступает управл ющий сигнал , по которому на первый вход двухпозиционного коммутатора 3 подаетс первый уровень аналогового сигнала , и далее этот сигнал поступает на неинвертирующий вход операкщонно- го усилител 7, Так как напр жение на запоминающем конденсаторе 6 равно нулю, выходной сигнал равен уровню входного напр жени и через первый ключ 8 запоминаетс .на элементе 4 пам ти. Далее сумматор работает в режиме пересыпки, когда по соответствующему сигналу блока 1 синхрони

I

зации второй вход двухпозиционного коммутатора 3 замыкаетс с его выходом , ключ 5 замыкаетс , а ключ 8 размыкаетс . Сигнал с выхода элемента 4 пам ти через двухпозиционный коммутатор 3 поступает на неинвертирующий вход операционного усилител 1 при этом на запоминающий конденсатор 6 с выхода резистивного делител 9 напр жени подаетс сигнал, равный по уровню сигналу, хран щемус в элементе Л пам ти, если резисторы R резистивного делител 9 напр жени равны между собой. Затем

сумматор переходит в режим суммировани и с источника 2 напр жени на первый вход двухпозиционного коммутатора 3 подаетс второй уровень аналогового сигнала к далее на неинвертирующий вход операционного

усилител 7, Так как на запоминающем конденсаторе 6 хранитс первый сигнал , выходное напр жение сумматора равно сумме напр жений первого и

второго аналоговых сигналов.

Далее работа сум {атора циклически повтор етс , череду сь режимами пе- ресьшки и суммировани , в результате чего выходной сигнал равен

аь.х U;-,

п + .

U

где п количество тактов суммировани .

Точность аналого-дискретного сумматора в основном определ етс точностными параметрами операционного усилител 7 и резисторов R резистивного делител 9 напр жени .

вниипи

Тираж 709

Заказ а419/53 Подписное

Филиал ШШ Патент,

г в Ужгород, ул. Проектна , 4

Claims

АНАЛОГО-ДИСКРЕТНЫЙ СУММАТОР, содержащий управляемый источник напряжения, операционный усилитель, выход которого через первый ключ подсоединен к входу элемента памяти, запоминающий конденсатор, подключенный одной из обкладок к одному из информационных выводов второго ключа, резистивный делитель напряжения, включенный между выходом операционно- го усилителя и шиной нулевого потенциала, и блок синхронизации, первый, второй и третий выходы которого подключены соответственно к управляющему входу управляемого источника напряжения и управляющим входам первого и второго ключей, отличающийся тем, что, с целью повышения точности суммирования, он содержит двухпозиционный коммутатор, информационные входы которого подключены соответственно к выходу управляемого источника напряжения и выходу элемента памяти, а выход соединен с неинвертирующим входом операционного усилителя, подключенного выходом че- § рез запоминающий конденсатор к своему инвертирующему входу, свободный информационный вывод второго ключа соединен с выходом резистивного делителя напряжения, управляющий вход двухпозиционного коммутатора подключен к третьему выходу блока синхронизации.

SU - 1203542