SU556459A1 - Функциональный преобразователь - Google Patents

Description

ни . Входы цифро-аналоговых преобразователей св заны с выходами заноминающего блока , а управл ющие входы ключей каждой пары соединены соответственно с вторым и третьим выходами блока адресации.

На чертеже представлена блок-схема функционального преобразовател .

Функциональный преобразователь содержит запоминающий блок 1, разделенный на две секции, включенный на его вход блок адресации 2, на вход которого подключен выход счетчика импульсов 3, генератор импульсов 4, включенный через ключ 5 на вход счетчика импульсов, и интерпол тор.

Интерпол тор содержит интеграторы 6, 7, подключенные одним входом через соответствующие цифро-аналоговые нреобразователи 8, 9 на выходы заноминающего блока 1, а вторым входом - через соответствующие пары ключей 10, 11 и 12, 13 к щинам онорного напр жени  -I-U, -и, и аналоговый сумматор 14, на вход которого подключены выходы интеграторов . Цифро-аналоговые нреобразователи подключены цифровыми входами к выходу запоминающего блока, а аналоговыми входами - к источнику эталонного напр жени  Ua. Управл ющие входы ключей 10, И, 12 и 13 подключены к выходам блока адресации 2.

Преобразователь работает следующим образом .

В счетчике импульсов 3 образуетс  код аргумента (врем ) по мере поступлени  импульсов от генератора импульсов 4 при открывании ключа 5 в начале цикла. Образующийс  код поступает в блок адресации 2, который определ ет номер интервала интерпол ции и в соответствии с ним формирует адрес  чеек пам ти запоминающего блока 1. Соответствующие  чейки секций заноминающего блока подключаютс  на входы цифро-аналоговых преобразователей 8 и 9.

В цервой секции запоминающего блока хран тс  отнощени  значени  фуикции в узле к величине каждого из двух смежных интервалов интерпол ции дл  четных узлов, во второй секции запоминающего блока - аналогичные отнощени  дл  нечетных узлов интерпол ции .

В начале цикла интерпол ции осуществл етс  между значени ми функции в узлах первого интервала. По сигналу из блока адресации 2 открываетс  ключ 10 или И (в зависимости от знака значени  функции во втором узле интерпол ции). Одновременно наход ща с  в нервой секции запоминающего блока величина отнощени  значени  функции во втором узле к величине нервого интервала интернол ции через цифро-аналоговый преобразователь 8 поступает на вход интегратора 6, обеспечива  линейный рост напр жени  на выходе интегратора от нул  до величины, пропорциональной значению функции во втором узле, за врем  первого интервала интерпол ции . Напр жение с выхода иитегратора 6 ноступает на вход сумматора 14. Так как значение функции в иервом узле принимаетс  равным нулю, на выходе сумматора воспроизводитс  текущее значение функции (t), образуемое интегратором 6.

По достижении аргументом (врем ) второго интервала интерпол ции по сигналу из блока адресации 2 закрываетс  ключ 10 или 11 и открываетс  ключ 12 или 13 (в зависимости от знака значени  функции в третьем узле интерпол ции). Одновременно наход ща с  в первой секции запоминающего блока величина отнощени  значени  функции во втором узле к величине второго интервала интерпол ции через цифро-аналоговый преобразователь 8 поступает на вход интегратора 6, обеспечива  линейное снижение напр жени  на выходе интегратора от величины, пропорциональной значению функции во втором узле, до нул  за врем  второго интервала интерпол ции. Наход ща с  во второй секции запоминающего блока величина отнощени  значени  функции в третьем узле к величине второго интервала интерпол ции через цифро-аналоговый преобразователь 9 поступает на вход интегратора 7, обеспечива  линейный рост напр жени  на выходе интегратора от нул  до величины, пропорциональной значению функции в третьем узле, за врем  второго интервала интерпол ции. Напр жение с выходов интеграторов 6 и 7 поступает на вход сумматора 14, образу  на выходе сумматора текущее значение функции (t). В дальнейщем текущие значени  функции

воспроизвод тс  путем интерпол ции между ее значени ми в узлах аналогично описанндму .

в случае равномерного расположени  узлов интерпол ции на входы интеграторов 6 и 7

подаютс  хран щиес  в запоминающем блоке значени  функции в узлах.

Подключение интеграторов на выходы запоминающего блока через цифро-аналоговые преобразователи дает возмол-сность использовать функциональный преобразователь дл  воспроизведени  заданной функции непрерывно текущей переменной (времени) с необходимым быстродействием и точностью. Запоминающий блок в этом случае используетс  дл 

хранени  не только ф)нкции, но и режима работы иитерпол тора. Следовательно отпадает необходимость в громоздком вычислительном блоке, рассчитывающем режим работы интеграторов перед интерпол цией на каждом

участке ломаной. К тому же используютс  все преимущества последовательного счета импульсов (времени) при управлении блоком адресации и отпадает необходимость в поиске интервала интерпол ции после ввода каждого значени  переменной.

Таким образом, изобретеиие дает возможность воспроизводить функцию непрерывной текущей переменной (времени) с необходимыми в автоматической системе управлени 

точностью, быстродействием и надежностью.

Claims (2)

1.Авт. св. Л 216369, кл. G 06G 7/26, 1968.

2.Авт. св. № 374623, кл. G 06G 7/30, 1971.