SU1061157A2 - Интерпол тор - Google Patents

Abstract

ИНТЕРПОЛЯТОР ПО авт.СВ. 765821, о т л и ч а ю ц   и с  . тем, что, с целью покшени  точности интерполировани , в.него введены дополнительные ключ и запо1лингйощий элемент,соединенные последо вательно и включенные между выходом выходного интегратора и третьим входом первого сумматора, четвертый вход которого соединен с выходами . п того и шестого ключей,

Description

Изобретение относитс  к вычислительной технике и может быть исполь. зовано дл  доспроизведени  функций при выводе информации на электронно-лучевые трубки, графопостроители i и исполнителвные механизмы в управл ющих вычислительных машинах.

По основному авт.св.№ 765821, Й9- веотен интерпол тор, содержащий выходной интегратор, выход которого «л подключен к одному из входов первого сумматора, другой вход которого  вл етс  входом интерпол тора,

Первого сумматбра через первый ключ -св зан с вхойом первого запоминающего элемента, и первый блок нелинейной интерпол ции, включак ций р д цепей, кажда  из которых состоит из последовательно соединенных сумматора , ключа, запоминающего элемента

К интегратора,входы сумматора первой) 20 цепи подключены соответственно к выходу первого сумматора и к выходу первого запоминающего элемента, первый вход сумматора каждой последующей цепи соединен с выходом сумматора 25 предыдущей цепи, другой вход интегратора предыдущей цепи соединение выходом интегратора последующей цепи, выход запоминающего элемента каждой цепи соединен с остальными входами 30 интеграторов всех предыдущих цепей , в цепи обратной св зи интегратора каждой цепи блока нелинейной интерпол ции включен разр дный ключ, второй блок нелинейной интерпол ции, 35 выполненный аналогично первому блоку нелинейной интерпол ции, второй й-третий сумматоры, второй запоминающий элемент и .п ть ключей, при этом

выход первого сумматора через -вто- ,л рой ключ соединен с входом второго j

запоминающего элемента, выход первого и второго запоминающих элементов со) ответственно через третий и четверг тый ключи соединены с первым входом . выходного интегратора, выходы интегратора первой цепи и запоминающих элементов всех цепей первого блока i нелинейной ин;герпол ции подключены к входам второго сумматора,выходы интегратора первой цепи запоминающик 50 элементов всех цепей второго блока нелинейной интерпол ции подключены к входам третьего cyNiMaxopa, выходы .

второго и третьего сумматоров, соединены с вторым входом выходнозгоин- : 55 .тегратора соответственно через п тый и шестой ключи, входы сумматора первой цепи второго блока нелинейной интерпол ции соединены соотвехственг , но с выходом первого сумматора и вы 160 ходом Ъторого запоминающего элемента вторые входы сумматора второй и всех последующих цепей калсдого блока нелинейной интерпол ции соедашены с выходами запоминающих элементов пpe

дыдущих по номеру цепей второго блока нелинейной интерпол ции fl .

Недостатком известного интерпол тора  вл етс  больша  погрешность интерполировани , вызванна  ускоренным выделением и запоминанием приращений функции.

Цель изобретени  - повышение точности интерполировани . Дл  достижени  цели в интерпол тор введеныдополнительные ключ и запоминающий элемннт, соединенные . последовательно и включенные между выходом выходного интегратора и третьим входЬм первого сумматора, четвертый вход которого соединен с выходами п того и шестого ключей.

На чертгеже представлена схема . предлагаемого интерпол тора.

Интерпол тор содержит первый сумматор 1, выход интегратора 2, р д цепей, состо щих из сумматоров 3, запоминающих элементов 4 и.ключей 5, ключи 6 и 7, дополнительный ключ 8, запоминак|щие элементы 9 и 10, ключи 11 и 12, интеграторы 13 с разр дными ключами 14, сумматоры 15 и 16, ключи 17 и 18 и дополнительный запоминающий элемент 19.

В каждой цепочке сумматор 3, ключ 5 и запоминающий элемент 4 соединены последовательно и подключены ко входам интеграторов 13 и сумматоров 15 и 16, выхода которых через ключи 17 и 18 соответственно подсоединены к первому входу выходного интегратора 2, Второй вход интегратора 2 соединен с выходами ключей 11 и 12, которые подключены к выходам запомни нающих элементов 9 и 10, входами подключенных через ключи б 7 к выходу входного сумматора 1.

Интерпол тор работает следующим образом.

Входное напр жение поступает на первый вход сумматора 1 и вычитаетс  с напр жени ми обратной св зи, поступающими на другие входы сумматора 1. . .

Работа интерпол тора различна дл  четных и нечетных периодов интерполировани  Т. Например, в четные интервалы времени замкнуты ключи 5 и 14 четных цепочек, ключи б и 12 и ключ 18, остальные ключи разомкнуты . В нечетные интервалы времени замкнуты ключи 5 и 14 нечетных цепочек, ключи 7 и 11 и ключ. 17. Это приводит к тому, что в четные интервальз времени, выходы запоминающих элементов 4 и интеграторов 13 четных цепбчек оказываютс  отключенными от BTopord входа выходного интегратора 2, входы же запоминающих элементов 4 этих цепочек подключены при этом эамкнуты да ключами 5 к выходам cy Ф1aт6poв 3 этих цепочек, т.е. к

Claims (1)

1. ИНТЕРПОЛЯТОР по авт.СВ. № 765821, о тличающийся тем, что, с целью повышения точности интерполирования, в,него введены дополнительные ключ и запоминающий элемент,, соединенные последовательно и включенные между выходом Выходного интегратора и третьим входом первого сумматора, четвертый вход которого соединен с выходами . пятого и шестого ключей. .