SU962971A1 - Функциональный преобразователь - Google Patents

Description

Изобретение относится к вычислительной технике и может быть использовано для аппаратурной реализации функций в специализированных и универсальных быстродействующих цифровых вычислительных машинах.

Известен функциональный преобразователь, содержащий регистры старших и младших разрядов аргумента, блоки памяти, умножителя и сумматор [1}· Недостатком преобразователя является низкая точность преобразования.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее регистр старших разрядов аргумента, соединенный с адресными входами четырех блоков памяти, первый и второй из которых через первый коммутатор соединены с первым входом сумматора, другой вход которого через второй коммутатор подключен к выходу регистра младших разрядов аргумента, а выход сумматора соединен с входом делителя блока деления и с выходным регистром f2J.

Недостатком данного устройства является необходимость применения двух последовательных операций деления, что существенно снижает его быстродействие.

Цель изобретения - повышение быстродействия устройства.

Поставленная цель достигается тем, что преобразователь, содержащий четыре блока памяти, два коммутатора, сумматор, регистр старших разрядов, регистр младших разрядов, блок деления, блок синхронизации и регистр результата, информационный вход которого соединен с выходом сумматора и входом делителя блока деления, первый и второй входы сумматора соединены с выходами соответственно первого и второго коммутаторов, выход регистра старших разрядов соединен с информационными входами блоков памяти, выходы первого и второго из которых соединены с первым и вторым информационными входами первого коммутатора, выход регистра младших разрядов соединён с первым информационным входом второго коммутатора, дополнительно введены блок умножения, первый и второй информационные входы которого соединены с выходами соответственно сумматора и регистра младших разрядов, выход блока умножения соединен с вторым информационным входом второго коммутатора, третий информационный вход которого соединен с выхо30 дом третьего блока памяти, выход четвертого блока памяти соединен с входом делимого блока деления, выход которого соединен с третьим информационным входом первого коммутатора, первый выход блока синхронизации 5 соединен с управляющими входами всех блоков памяти, второй, третий, четвертый, пятый и шестой выхода блока синхронизации соединены соответственно с управляющими входами первого 10 коммутатора, второго коммутатора, блока умножения, блока деления и регистра результата.

Вычисление значений функции производится на основе следующих cootношений. Пусть задана функция F(x), 0«а?х^в<1, удовлетворяющая условию |F(x)|<1, значения аргумента х представляются п—разрядным двоичным кодом, а значения функции у = F(x) ^т₽^е_20 буется находить с η-верными двоичными цифрами после запятой.

Разобьем аргумент х = О,, х^х^. . .Ху, в сумму двух слагаедах Хо =0, Х₄ ... х_кО...О и дх = 0,0...0 ₂₅ х_к+/Г ..χ_υ;χ.' = Х_о+ дх.

Расчеты показывают, что значения заданной функции F(x) можно аппроксимировать 'выражением

Ubo] ’ 30 где F(x_o), А(х_о), В(х_о), С(х_о) зависят только от промежуточного аргумента х_о, но не зависят от дх и определяются следующим образом: ^5

А(Х о)-- Ф/Хо)-Ф*(*о)) Фз Ко); №ο>^χ~Φ1(Χο)/Φξθ(ολ· С(Ло) (Хо)/Ф»А Ко); фцгУ-40

Значение параметра к для получения верными всех двоичных разрядов результата η необходимо взять из выражения - К-Т(йИ^0^)14), 45 при

Φξα)-Φι.№)Φ4(ζ+α)

1,.

где значение коэффициентов F(х_о), А(х_о), В(х_о), С(х₀) предварительно рассчитываются по указанным формам и запоминаются по соответствующим адресам блоков памяти предлагаемого 55 устройства.

На чертеже представлена блок-схема преобразователя.

Устройство содержит блоки 1-4 памяти, регистр 5 старших разрядов, 60 коммутатор 6, сумматор 7, коммутатор 8, блок 9 деления, регистр 10 младших разрядов, блок 11 умножения, регистр 12 результата, блок 13 синхронизации. 65

Преобразователь работает следующим образом.

В первом такте по адресу х₀, передаваемому с выходу регистра старших разрядов аргумента 5 на входы блоков 1-4 памяти, на выходах которых появляются соответственно значения коэффициентов FfXj,), С(х_о), А(х_о), В(х_о). По сигналам блока 13 синхронизации, поступающим на первый и второй коммутаторы 6 и 8, значения С(х_о) с выхода блока 2 памяти идх с выхода регистра 10 младших разрядов аргумента поступают на входы сумматора 7, на выходах которого формируется значение С(х₀) ⁺АХ. ^v

Во втором такте работы по сигналу из блока 13 синхронизации, поступающему на блок 9 деления, на его входа поступают значения В(х_о) с выхода блока 4 памяти и 0(^) +ах с выхода сумматора 7. При этом на выходе блока деления формируется частное В (х₀) / (С (х_о) +дх).

В третьем такте работы по сигналу из; блока 13 синхронизации,поступающему на блок 11 умножения, значение сумма с выхода сумматора 7 и значение А(х₀) с выхода регистра 10 младших разрядов аргумента поступают на входы блока 11 умножения, на выходе которогр формируется произведение (А(х_о) + В(х₀) /(С(х₀) +Δχ))·δχ.

В последнем, пятом, такте работы устройства произведение с выхода блока 11 умножения и его значение ₽ (х_о) под действием сигналов из блока 13 синхронизации, поступающих на первый и второй коммутаторы 6 и 8, передаются на входа сумматора 7, на выходе которого образуется сумма F (х) =F (χ·_ο) + (А(х_о) +В (Хо) / (С (х_о) +Δχ)) Δ х По сигналу из блока 13 синхронизации значение F(x) с выхода сумматора 7 передается на регистр 12 результата.

Таким образом, время Ту, требуемое для вычисления значения функции в предлагаемом устройстве, составляет Ту ~ tλρ.λ)~ » В то же время для устройства прототипа время вычисления функции определяется Тп - 41_См+2Тд_еА.

Полагая, что 1д_ел= 2 ^„(умножение с анализом двух разрядов множителя), получаем ^{= + Т}М ^{= 4t}c» ^{+ 4}Чмн·

Таким образом, предлагаемое устройство обеспечивает выигрыш во времени на 25% по сравнению с известным устройством, что существенно повышает его быстродействие.

Claims (2)

1.Авторское свидетельство СССР № 6220906, кл.С 06 F 15/34, 1978.

2.Авторское свидетельство СССР 809126, кл.С 06 F 1/02, 1980 (прототип).