SU640290A1 - Устройство дл извлечени квадратного корн - Google Patents

Устройство дл извлечени квадратного корн

Info

Publication number
SU640290A1
SU640290A1 SU772516798A SU2516798A SU640290A1 SU 640290 A1 SU640290 A1 SU 640290A1 SU 772516798 A SU772516798 A SU 772516798A SU 2516798 A SU2516798 A SU 2516798A SU 640290 A1 SU640290 A1 SU 640290A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
register
output
adder
arrangement
Prior art date
Application number
SU772516798A
Other languages
English (en)
Inventor
Борис Иосифович Рувинский
Сергей Абрамович Селютин
Original Assignee
Предприятие П/Я Х-5263
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Х-5263 filed Critical Предприятие П/Я Х-5263
Priority to SU772516798A priority Critical patent/SU640290A1/ru
Application granted granted Critical
Publication of SU640290A1 publication Critical patent/SU640290A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

1
Предлагаемое устройетво отноеитс  к вычислительной технике и может найти применение дл  аппаратурной реализации операции извлечени  квадратного корн .
Известно устройство дл  извлечени  квадратного корн  1, содержащее регистры , сумматор, счетчик п блок элементов НЕ.
К недостаткам такого устройства относ тс  значительные затраты оборудовани , а также низкое быстродействие, обусловленное тем, что процесс извлечени  квадратного корн  организован аналогично делению с восстановлением остатка.
Наиболее близким по технической сущности к предложенному  вл етс  устройство дл  извлечени  квадратного корн , содержащее регистры сдвига, сумматоры, элемент Н, управл ющие входы которых соединены с входными шинами устройства, причем информационные входы первого сумматора соединены с выходами первого и второго регистров сдвига, а выход - с информационным входом первого регистра сдвига, элементы ИЛИ, триггер, элемент задержки, элемент НЕ, блок управлени .
Однако это устройство имеет недостатки: значительные затраты оборудовани , вызванные необходимостью выделени  текущего разр да делител  дл  проведени  его модификации и формировани  нового делител  на очередном шаге вычислений, п низкое быстродействие, объ сн ющеес  необходимостью восстановлени  остатка при переходе к следующему щагу вычислений. Цель изобретени  - повышение быстродействи  и упрощение устройства.
Поставленна  цель достигаетс  тем, что в устройство дл  извлечени  квадратного корн , содержащее регистры сдвига, сумматоры , элемент И, управл ющие входы которых соединены с входными щинами устройства, нричем информационные входы первого сумматора соединены с выходами первого и второго регистров сдвига, а выход - с информационным входом первого регистра сдвига, введена схема сравнени , входы которой соединены с выходами сумматоров, а выход  вл етс  выходом устройства, информационный вход элемента И соединен с выходом старшего разр да третьего регистра сдвига, а выход - с входо.м младщего разр да первого регистра сдвига, информационные входы второго сумматора св заны с соответствующим входом устройства и выходом второго регистра сдвига, а выход - с его информационным входом.
3
На чертеже представлена структ фна  схема устройства дл  извлечени  квадратного корн .
Она содержит регистры 1, 2, 3 сдвига, первый 4 и второй 5 сумматоры, схему 6 сравнени , элемент I-I 7, входные 8-12 и выходную 13 шииы устройства.
Устройство работает следующим образом .
Вначале подкоренное выражение засылаетс  в регистр 3, а регнстры 1 и 2 обнул ютс .
Очередной шаг вычислений начинаетс  с того, что из виешнего устройства уиравленн  по входной шине 10 на управл ющий вход регистра 2 подаетс  сигнал, который сдвигает регистр 2 влево на один разр д. Затем по входной шине И на второй вход сумматора 5 из устройства управлени  поступает величина «-f 1, а по входной шине 12 на управл ющий вход этого сумматора - сигнал, осуществл ющий прибавлеиие единицы к младшему разр ду регистра 2. В то же врем  по входной шине 8 на управл ющие входы регистров 3 и 1 и элемента И 7 из устройства управлени  поступает сигнал, осуществл ющий пересылку двух старших разр дов регистра 3 в младшие разр ды регистра 1 и одновременный сдвиг этих регистров влево на два разр да.
Далее начинаетс  процесс последовательных вычитаний - сложений, аналогичный делению и называемый псевдоделением: по входной шине 9 из устройства управлени  на управл ющий вход сумматора 4 попадает сигнал, фомирующий в регистре 1 разность регистров 1 и 2; одновременно с этим по входной шине 11 на второй вход сумматора 5 поступает величина «-Ь2, а по входной шине 12 на управл ющий вход этого сумматора - сигнал, осуществл ющий прибавление двойки к младщему разр ду регистра 2. Описанный процесс псевдоделени  продолжаетс  до тех пор, пока содержимое регистра 1 не станет меньше содержимого регистра 2. В этот момент схема 6 сравнени  по выходной шиие 13 посылает сигнал во внешнее устройство управлени , которое производит коррекцию содержимого регистра 2. Дл  этого по входной шине 11 на второй вход сумматора 5 поступает величпна«-1, а по входной шнне 12 на управл ющий вход это4
го сумматора - сигнал, осуществл ющий вычитание «1 из младшего разр да регистра 2. На этом очередной шаг вычислений заканчиваетс  и происходит переход к следующему щагу вычислений.
Таким образом, процесс извлечени  квадратного корн  организован без восстановлени  остатка. Дл  вычислени  корн  с л-разр дной точностью требуетс  выполнить л шагов. Но окончании процесса в регистре 2 будет содержатьс  удвоенное значение квадратного кори . Чтобы получить истинное значение корн , содержимое регистра 2 необходимо
умножить иа 0,5. Это умножение сводитс  к п ти сложени м и сдвигу вправо на один разр д.
Дополнительное введение схемы сравнени  и соответствующих св зей выгодно отличает предлагаемое устройство от прототипа , поскольку приводит к сокращению затрат оборудовани  и новышению быстродействи .

Claims (2)

1.Натент США № 3576983, кл. 235-158, 1972.
2.Авторское свидетельство СССР № 560224, кл. G 06F 7/38, 1973.
13
SU772516798A 1977-08-15 1977-08-15 Устройство дл извлечени квадратного корн SU640290A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772516798A SU640290A1 (ru) 1977-08-15 1977-08-15 Устройство дл извлечени квадратного корн

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772516798A SU640290A1 (ru) 1977-08-15 1977-08-15 Устройство дл извлечени квадратного корн

Publications (1)

Publication Number Publication Date
SU640290A1 true SU640290A1 (ru) 1978-12-30

Family

ID=20721815

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772516798A SU640290A1 (ru) 1977-08-15 1977-08-15 Устройство дл извлечени квадратного корн

Country Status (1)

Country Link
SU (1) SU640290A1 (ru)

Similar Documents

Publication Publication Date Title
EP0717350A2 (en) High-speed division and square root calculation unit
US3878985A (en) Serial-parallel multiplier using booth{3 s algorithm with combined carry-borrow feature
SU640290A1 (ru) Устройство дл извлечени квадратного корн
JPH07107664B2 (ja) 乗算回路
SU1335994A1 (ru) Интегратор с воспроизведением вариаций интеграла
JPH0563576A (ja) シグマ−デルタ式のアナログ−デジタル変換器に関する複数チヤンネルのデシメーシヨン・フイルタ
SU951299A1 (ru) Устройство дл поворота вектора с коррекцией
SU570054A1 (ru) Устройство дл делени
SU1156069A1 (ru) Устройство масштабировани цифрового дифференциального анализатора
JPH0371331A (ja) 乗算器
SU511590A1 (ru) Устройство дл делени чисел
JPS6259828B2 (ru)
SU754415A1 (ru) Устройство для деления двоичных чисел 1
SU1571581A1 (ru) Устройство дл извлечени квадратного корн
SU805416A1 (ru) Устройство дл сдвига
SU1115053A1 (ru) Число-импульсный экспоненциальный преобразователь
SU962971A1 (ru) Функциональный преобразователь
SU498621A1 (ru) Устройство дл вычислени степенных функций ху
SU1499339A1 (ru) Устройство дл вычислени квадратного корн
SU1129622A1 (ru) Интерпол тор
SU1056183A1 (ru) Устройство дл делени чисел
SU1119006A1 (ru) Устройство дл делени чисел
SU962926A1 (ru) Устройство дл логарифмировани
SU985783A1 (ru) Устройство дл умножени п-разр дных чисел
SU682895A1 (ru) Устройство дл вычислени степенных функций