SU1571581A1 - Устройство дл извлечени квадратного корн - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в арифметических устройствах ЭВМ. Цель изобретени  - сокращение оборудовани . Устройство дл  извлечени  квадратного корн  содержит регистр 1 результата, буферный регистр 2, регистры сдвига 3 - 5, сумматор-вычитатель 6, мультиплексоры 7, 8, регистр 9 признаков. В устройстве извлечение квадратного корн  представл ет собой итерационный процесс и сводитс  к выполнению операции вычитани  (если результат предыдущей операции положительный) или суммировани  (если результат предыдущей операции отрицательный) чисел, одно из которых  вл етс  перед началом вычислений подкоренным выражением, получаемым как результат операции, сдвинутый на один разр д влево, а другое - переменный делитель, который на каждом шаге вычислений формируетс  с помощью специальных двух чисел. 2 ил., 2 табл.

Description

t

(21)4465453/24-24

(22)26.07.88

(46) 15.06.90. Бнш. № 22

(72) Б.М.Дворецкий и В.М.Мороз

(53)681.325 (088.8)

(56)Авторское свидетельство СССР № 754411, кп. G 06 F 7/552, 1978,

Авторское свидетельство СССР 1 1300464, кло G 06 F 7/552, 1985,

(54)УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ

(57)Изобретение относитс  к вычислительной технике и может быть использовано в арифметических устройствах ЭВМ. Цель изобретени  - сокращение оборудовани . Устройство дл  извлечени  квадратного корн  содержит регистр I результата, буферный регистр

,

Дслиьах е ечестр

Г5

2, регистры сдвига 3-5, сумматор-вы- читатель 6, мультиплексоры 7,8, регистр 9 признаков. В устройстве извлечение квадратного корн  представл ет собой итерационный процесс и сводитс  к выполнению операции вычитани  (если результат предыдущей операции положительный) или суммировани  (если результат предыдущей операции отрицательный) чисел, одно из которых  вл етс  перед началом вычислений подкоренным выражением, получаемым как результат операции, сдвинутый на один разр д влево, а другое - переменным делителем,который на каждом шаге вычислений формируетс  с помощью специальных двух чисел. 2 ил., 2 табл.

с $

V

с

а /« Фиг1

Изобретение относитс  к вычислительной технике и может быть использовано в арифметических устройст- в ах ЭВМ.

Цель изобретени  - сокращение оборудовани .

На фиг.1 представлена функциональна  схема устройства дл  извле- ч|ени  квадратного корн ; на фиг. 2 - пример вычислени .

Устройство дл  извлечени  квадратного корн  содержит регистр 1 ре эультата, буферный регистр 2эпервый 2i, второй 4 и третий 5 регистры сдви™ га, сумматор-вычитатель 6, первый 7 к второй 8 мультиплексоры, регистр 9 признаков, первый 10 и второй 11 выходы анализа устройства, первый 12, иторой 13 и третий 14 информационные иходы устройства и информационный пыход 15 устройства.

Все регистры устройства выполнены на D-триггерах с- динамической записью; входы синхронизации записи в регистры, управл ющие входы мультиплексоров и сумматора-вычитател  не показаны.

В предлагаемом устройстве извлечение квадратного корн  представл - ет собой итерационный процесс и сводитс  к выполнению операции вычитани  (если результат предыдущей операции положительный) или суммирова- (ни  (если результат предыдущей операции отрицательный) чисел, одно из которых  вл етс  перед началом вычислений подкоренным выражением, получаемым как результат операции, сдвинутый на один разр д влево, а другое - переменным делителем, который на каждом шаге вычислений Лорнируетс  с помощью специальных двух чисел С 4, и С g о

Числа С ; и в свою очередь  вл ютс  также переменными и формируютс  на каждом такте вычислений путем сдвига исходных чисел С,;,и .,, полученных на предыдущем такте вычислений,, на один разр д вправо .

Переменный делитель d j+, (где i 0,1,.о.,п, номер такта вычислений , п - разр дность результата вы числений), предназначенный дл  участи  в вичислении на i+1-м такте,,фор- мируетс  на i-м такте путем добавлени  или вычитани  из текущего значени  переменного делител  d ,ч соот

ветствующего числа С ; или С2; в зависимости от значений знаковых (старших) разр дов остатков (частичных подкоренных выражений), полученных на 1-1-м и i-м шагах вычислений в соответствии с табл.1.

Таблица

Формирование же остатка X , на i+1-м такте вычислений производитс  в соответствии с табл„2,

Таблица2

Устройство дл  извлечени  квадратного корн  работает следующим образом .

Перед началом выполнени  вычислений младша  часть 2п-раэр дного подкоренного выражени  через информаци- „онный тракт: информационный вход 12 устройства, регистр 1 результата, второй вход сумматора-вычитател  6, выход сумматора-вычитател  6 записываетс , в первый регистр 3 сдвига.При этом сумматор-вычитатель 6 настраиваетс  на проход по второму входу. Затем аналогичным образом старшие п разр дов 2п-оазр дного подкоренного выражени  с выхода сумматора-вычитател  6 через второй вход первого мультиплексора 7 записываютс  в буферный р егистр 2.

515

Затем через информационные входы 12 - 14 устройства записываютс  исходные значени  делител  1Й 0.100...О, числа С,0 0.100,..0 и Cio 1.100.. ...О соответственно, а регистр 9 признака обнул етс  (цепи установки в ноль регистра 9 признака не пока- з аны).

Каждый такт вычислений начинаетс  с формировани  остатка в буферном регистре 2 в соответствии с табл.2, причем на первом такте вычислений остаток формируетс  путем безусловного вычитани  из содержимого буферного регистра содержимого регистра 1.

Формирование остатка осуществл етс  следующим образом. Через первьй вход второго мультиплексора 8 на первый вход сумматора-вычитател  6 поступает содержимое буферного регистра 2 (старша  часть частичного подкоренного выражени  или остаток), на второй вход сумматора-вычитател  6 из регистра 1 результата поступает переменный делитель (на первом такте вычислений исходное значение d0 0.100...0). Сумматор-вычитатель 6 настраиваетс  в зависимости от значени  знака остатка (выход 10 анализа устройства) в предыдущем такте на сложение или вычитание (в первом такте вычислений на вычитание) в соответствии с табл.2 и на его выходе по вл етс  результат, который через первый вход первого мультиплексора 7 записываетс  со сдвигом на один разр д влево в буферный регистр 2.Одновременно по фронту синхросигнала записи в буферный регистр 2 производитс  также сдвиг первого регистра 3 сдвига на один разр д влево. Причем в младший разр д буферного регистра

2по фронту синхросигнала записи записываетс  старое (т.е. до сдвига) значение старшего разр да регистра

3сдвига.

Кроме того, по фронту синхросигнала записи в буферный регистр 2 через последовательный вход записи в регистр 9 признака записываетс  значение старшего (знакового) разр да результата с выхода старшего разр да сумматора-вычитател  6.

Затем осуществл етс  формирование переменного делител  d в регистре 1 результата дл  следующего такта вычислений. Это осуществл етс  следующим образом. Устройством управле816

ни  анализируютс  состо ни  выходов 10 и 11 анализа устройства и в соответствии с табл.1 на первый вход сумматора-вычитател  6 через второй или третий входы второго мультиплексора 8 поступает содержимое второго 4 (С,|,) или третьего 5 (Сс;) регистров сдвига, а па второй вход сумматора-вычитател  6 поступает переменный делитель d( из регистра 1 результата.

Одновременно сумматор-вычитатель 6 настраиваетс  на сложение или вычитание (в соответствии с табл.1 ) та5 ким образом, что к переменному делителю d | добавл етс  или из него вычитаетс  соответствующее число С4 или Cv . Сформированньй на выходе сумматора-вычитател  6 переменный дели0 тель d + 1 с выхода первого мультиплексора 7 поступает на первый вход регистра 1 результата и по фронту синхросигнала записи записываетс  в последний.

5 Далее на заключительном этапе такта вычислений в регистрах 4 и 5 осуществл етс  сдвиг их содержимого на один разр д вправо, тем самым формируютс  числа .ц и C4;+f дл 

0 следующего такта вычислений. На этом очередной такт вычислений заканчиваетс .

Следующий такт вычислений реализуетс  аналогично описанному и так далее вплоть до двух последних тактов вычислений. На п-1 такте переменный делитель d n формируетс  по тем же правилам с учетом того, что разр дна  сетка расширена на один разр д

0 (на фиг. 2 этот такт помечен ). На последнем такте вычислений младший разр д переменного делител , который  вл етс  окончательным результатом вычислений, формируетс 

с по значению знакового разр да остатка (анализируетс  выход 10 устройства ); если знак остатка равен О, то младший разр д устанавливаетс  в 1, если знак остатка равен 1,то в

« младший разр д регистра результата записываетс  0.

Таким образом, предлагаемое устройство по сравнению с прототипом позвол ет сократить оборудование при j реализации его в составе регул рной структуры арифметического устройства ЦВМ и позвол ет осуществл ть вычисление квадратного корн  из 211- разр дного целого числа. Далее содер5

Claims (1)

1. жимое регистра 1 результата передаетс  через сумматор-вычитатель 6 (вход 2), первый мультиплексор 7 (вход 2) и записываетс  в буферный регистр 2, откуда поступает на информационный выход 15 устройства. Формула изобретени

   Устройство дл  извлечени  квадратного корн , содержащее регистр результата , буферный регистр, сумматор- вычитатель и первый регистр сдвига, отличающеес  тем, что, с целью сокращени  оборудовани ,оно содержит второй и третий регистры сдвига, первый и второй мультиплексоры и регистр признаков, причем выход сумматора-вычитател  соединен с первым входом первого мультиплексора,со сдвигом на один разр д влево - с вторым входом первого мультиплексора и с входом первого регистра сдвига, выход старшего разр да которого сое

   818

   динен с входом первого (младшего) разр да первого мультиплексор а,выход которого соединен с первым входом ре- гистра результата и с входом буферного регистра, выход которого соединен с информационным выходом устройства и с первым входом второго мультиплексора , второй и третий входы которого соединены с выходами второго и третьего регистров сдвига соответственно , а выход соединен с первым входом сумматора-вычитател , второй вход которого подключен к выходу регистра

   результата, а выход старшего разр да - к входу последовательной записи регистра признаков, выходы младшего и старшего разр дов которого  вл ютс  первым и вторым выходами анализа устройства соответственно, первый,второй и третий информационные входы устройства соединены с вторым входом регистра результата, входами второго и третьего регистров сдвига.

   РЕГИСТРЫ И№ С«ь С«