SU542993A1 - Арифметическое устройство - Google Patents

Description

1

Изобретение относитс  к вычислительной технике, в частности к устройствам дл  выполнени  математических операций, и может .быть использовано при построении специализированных процессоров высокой производительности .

Известное устройство дл  вычислени  квадратного корн , содержащее регистры корн  и подкоренного выражени , а также анализатор кодов, имеет низкое быстродействие, операци  выполн етс  в нем за (п-1) тактов 1. Наиболее близким к изобретению по технической сущности  вл етс  устройство, содержащее сдвигающий регистр, выходы разр дов которого через первую группу элементов «И, другие входы которых подключены к шине управлени , соединены со входами двух регистров сомножителей, выходы разр дов которых подключены ко входам матрицы умножени  на сумматорах, соответствующие вы .оды которой соединены со входами регистра произведени  и регистра подкоренного выражени  2. Дл  этого устройства характерным  вл етс  то, что операци  производитс  как операци  вычислени  цифр результата, начина  с младшего разр да за (п-1) () цикла , а быстродействие его недостаточно дл  высокопроизводительного процессора.

Целью изобретени   вл етс  увеличение быстродействи . В описываемом устройстве это достигаетс  тем, что в нем П1версный выход I-ro разр да регистра подкоренного выражени  соеди ен через элемент «И-ИЛИ с первым входом г-го сумматора последнего р да матрицы умножени , а пр мой выход 1-го разр да регистра произведени  через другой элемент «И-ИЛИ соединен со вторым входом

этого сумматора, выходы разр дов сдвигающего регистра через вторую группу элементов «И, другие входы которых соединены с шиной управлени  и соответствующим выходом матрицы умножени , подключены к другим

входам регистров сомножителей.

На чертеже иредставлена функциональна  схема описываемого устройства.

Сдвигающий регистр 1 через группу элементов «И 2 соединен со входами двух регистров

Claims (2)

1. сомножителей 3, а через групиу элементов «И 4, зругие входы которых подключены к соответствующим выходам матр1щы умножени  5 на сумматорах, соединен с другими входами регистров 3, а выходы регистров 3 соедииены со входами матрицы умножени  5, соответствующие выходы которой соединены со входами регистра произведени  6, пр мой выход 1-го разр да регистра произведени  соединен со входом элемента «И-ИЛИ 7, инверсный выход г-го разр да регистра подкоренного выражени  8 соединен со входом элемента «И-ИЛИ 9, выходы элемента «И-ИЛИ соединены с соответствующими входами сумматора 10, выход старшего разр да которого соединен со входом 11 элемента «И. Кроме того , в устройстве имеютс  шины управлени  12 и 13, шина переноса старшего разр да сумматоров 14 и шина управлени  15. В режиме умножени  сдвигаюший регистр 1 установлен «в нуль, в регистры 3 занесены сомножители. Сумматоры матрицы 5 суммируют частичные произведени , на шину 13 подаетс  «О, и последний р д сумматоров 10 формирует окончательный результат, который заноситс  в регистр 6. Извлечение корн  производитс  методом обратного поиска, т. е. последовательным подбором цифр сомножителей, начина  со старшего разр да за п циклов, где п - разр дность результата. В этом режиме в регистр 8 заноситс  подкоренное выражение, регистры 3 очищаютс , в первый разр д регистра 1 заноситс  «1. Иосле подачи импульса установки на шину 12 в оба регистра 3 заноситс  «1 и происходит возведение в квадрат числа 0,100... 0. В конце первого полуцикла произведение записываетс  в регистр 6, на шину 13 подаетс  сигнал разрешени  сравнени , при этом но входам сумматора 10 подключаютс  произведение и инверси  подкоренного выражени . Результатом сравнени   вл етс  сигнал на шине переноса старшего разр да 14. Если он равен «I, то квадрат предполагаемого результата больше подкоренного выражени , и в данном разр зе результата быть «О. По приходу на шину 15 импульса установки в данный разр д регистра 3 заноситс  «О, если перенос равен «1, если же он. равен «О, то в нем остаетс  заппсапа «1. Иа этом первый цикл заканчиваетс , «1 сдвигаетс  в следуюший раз|) д регистра I и повтор етс  та же процедура. Через п циклов )езультат оказываетс  записан в регистрах 3. Как видно из описани  работы, сущность улучшени  заключаетс  в том, что дл  новышени  быстродействи  вычисление цифр корн  производитс , начина  со старшего разр да , с помощью умножител , содержашего матрицу сумматоров, элементы которого используютс  и в качестве анализатора цифр. Применение матричной схемы позвол ет сделать арифметическое устройство быстродействуюшим , многофункциональным и однородным но структуре, что особенно важно при серийном производстве. Формула изобретени  Арифметическое устройство, содержащее сдвигаюший регистр, выходы разр дов которого через первую группу элементов «И, другие входы которых подключены к шине управлени , соединены со входами двух регистров сомножителей, выходы разр дов которых иодключены ко входам матрицы умножени  на сумматорах, соответствующие выходы которой соединены со входами регистра произведени  и регистра подкоренного выражени , отличающеес  тем, что, с целью повыщени  быстродействи  устройства, в нем инверсный выход г-го разр да регистра иодкоренного выражени  соединен через элемент «И-ИЛИ с первым входом г-го сумматора последнего р да матрицы умножени , а пр мой выход i-ro разр да регистра произведени  через другой эле.мент «И-ИЛИ соединен со вторым входо .м этого сумматора, выходы разр дов сдвигающего регистра через вторую группу элементов «И, другие входы- которых соединены с шиной управлени  и соответствующим выходом матрицы умнол ени , подключены к другим входам регистров сомножителей. Источники, прин тые во внимание при экспертизе: 1.Авторское свидетельство СССР ЛЬ 301702, М. Кл.2 G 06F 7/38, 1968.
2. 2.Авторское свидетельство СССР jV 326576, М. Кл.2 G 06F 7/38, 1968.