SU541168A1 - Устройство дл возведени двоичных чисел в степень - Google Patents
Устройство дл возведени двоичных чисел в степеньInfo
- Publication number
- SU541168A1 SU541168A1 SU2084530A SU2084530A SU541168A1 SU 541168 A1 SU541168 A1 SU 541168A1 SU 2084530 A SU2084530 A SU 2084530A SU 2084530 A SU2084530 A SU 2084530A SU 541168 A1 SU541168 A1 SU 541168A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- elements
- adder
- output
- inputs
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Description
1
Изобретение относитс к вычислительной технике и может примен тьс при построении специализированных вычислительных устройств и функциональных преобразователей информации.
Известно устройство дл возведени чисел в степень, содержащее регистр, п ть сумматоров , двоиЧНЫЙ счетчик, группы элементов И и элементы задержки и построенное по общей схеме воспроизведени полиномов методами конечных разностей. Недостатком этого устройства вл етс большой объем аппаратурных затрат как дл вычислени непосредственно искомой функции, так и дл ввода начальных условий в регистр и сумматоры.
Известно также устройство дл возведени в степень чисел, поступающих последовательным кодом старшими разр дами вперед, содержащее регистр числа, регистры первого, второго и третьего блоков, три сумматора, умножители па Коэффициенты три, четыре и щесть, блоки элементов И и элементы задержки . Недостатком его вл ютс большие аппаратурные затраты и ограниченный класс решаемых задач, так как его нельз иснользовать дл возведени в степень чисел, представленных в виде последовательности импульсов .
Наиболее близким техническим рещением к предлагаемому вл етс устройство дл возведени Двоичных чисел в степень, содержащее счетчик, первый выход которого соединен с первым входом первого блока элементов И, а второй - с первым входом второго блока элементов И, выходы первого и второго блоков элементов И соединены соответственно с первым и вторым входами первого сумматора, выход которого соединен с первым входом третьего блока элементов И, второй вход которого соединен с входом счетчика, а выход - с первым входом второго сумматора, входна шина соединена с входом первого элемента задержки, выход которого соединен с входом второго элемента задержки.
Недостатком этого устройства вл етс ограниченный класс решаемых на нем задач, так как устройство не позвол ет возводить в п тую степень число, представленное в виде последовательности импульсов.
Целью изобретени вл етс расщирение класса решаемых задач.
Это достигаетс тем, что в предлагаемое устройство введены третий и четвертый элементы задержки, четвертый, п тый и шестой
блоки элементов И, третий и четвертый сумматоры , причем первые входы четвертого и п того блоков элементов И соединены соответственно с входами первого и второго элементов задержки, а вторые входы соединены
с первым и вторым выходами второго сумматора соответственно, второй вход которого соединен с входом счетчика и первыми входами шестого блОка элементов И и четвертого сумматора , второй вход которого соединен с выходом шестого блока элементов И, второй вход которого соединен с выходом третьего сумматора, первый и второй входы которого соединены соответственно с выходами четвертого и п того блоков элементов И, а третий и четвертый входы - с первым и вторым входами первого сумматора соответственно, выход второго элемента задержки соединен с вторым входом первого блока элементов И и входом третьего элемента задерл ки, выход которого соединен с вторым входом второго блока элементов И и входом четвертого элемента задержки, выход которого соединен с первым входом четвертого сумматора.
На чертеже приведена схема предлагаемого устройства.
Устройство содержит счетчик 1, первый 2, второй 3, третий 4 и четвертый 5 сумматоры, первый 6, второй 7, третий 8, четвертый 9, п тый 10 и шестой И блоки элементов И, первый 12, второй 13, третий 14 и четвертый 15 элементы задержки.
Устройство работает следуюш,им образом.
Исходное состо ние двоичного счетчика 1 и сумматоров 2-5 нулевое. На входную шину 16 поступает последовательность импульсов . Каждый импульс вначале открывает четвертый блок элементов И 9, через которые код со второго сумматора 3 поступает на третий сумматор 4 со сдвигом на один разр д влево, затем открываетс п тый блок элементов И 10, через которые код со второго сумматора 3 поступает на третий сумматор 4 со сдвигом на три разр да влево. Таким образом, после первых двух тактов к содержимому третьего сумматора 4 прибавл етс величина, равна значению кода во втором сумматоре 3, умноженному на коэффициент дес ть. На третьем и четвертом тактах открываетс соответственно первый 6 и второй 7 блоки элементов И, через которые код из счетчика 1 подаетс на первый сумматор 2 по каждому разр ду соответственно и со сдвигом на один разр д влево , а также на третий сумматор 4 по каждому разр ду соответственно и со сдвигом на два разр да влево, т. е. к содержимому первого 2 и третьего 4 сумматоров прибавл етс величина кода счетчика 1, умноженного соответственно на коэффициенты три и п ть. На последнем , п том такте прибавл етс единица младшего разр да к содержимому счетчика 1, второго 3 и четвертого 5 сумматоров, и открываютс третий 8 и Шестой 11 блоки элементов И, через которые код с первого сумматора 2 передаетс со сдвигом на один разр д влево дл суммировани с содержимым
второго сумматора 3, а КбД с третьего сумматора 4 передаетс со сдвигом на один разр д влево дл суммировани с содержимым четвертого сумматора 5.
В результате выполнени описанных выше операций, после подачи X импульсов на входную шипу 16, в счетчике 1, втором сумматоре: 3 и четвертом сумматоре 5 накапливаютс , двоичные коды величин х, к и к соответственно .
Нредлагаемое устройство по сравнению с известными имеет меньший объем оборудовани и более широкий класс решаемых задач, так как позвол ет возводить числа не только
в третью, но и в п тую степень.
Claims (1)
- Формула изобретениУстройство дл возведени двоичных чисел в степень, содержаш,ее счетчик, первый выход которого соединен с первым входом первого блока элементов И, а второй - с первым входом второго блОКа элементов И, выходы первого и второго блоков элементов Исоединены соответственно с первым и вторым входами первого сумматора, выход которого соединен с первым входом третьего блока элементов И, второй вход которого соединен с входом счетчика, а выход-с первым входомвторого сумматора, входна шина соединена с входом первого элемента задержки, выход которого соединен с входом второго элемента задержки, отличаюшеес тем, что, с целью расширени класса решаемых задач, внего введены третий и четвертый элементы задержки , четвертый, п тый и шестой блоки элементов И третий и четвертый сумматоры, причем первые входы четвертого и п того -блоков элементов И соединены соответственно с входами первох-о и второго элементов задержки, а вторые входы соединены с первым и вторым выходами второго сумматора соответственно, второй вход которого соединен с входом счетчика и первыми входами шестого блока элементов И и четвертого сумматора, второй вход которого соединен с выходом шестого блока элементов И, второй вход которого соединен с выходом третьего сумматора, первый и второй входы которого соединены соответственнос выходами четвертого и п того блоков элементов И, а третий и четвертый входы - с первым и вторым входами первого сумматора соответственно, выход второго элемента задержки соединен с вторым входом первогоблока элементов И и входом третьего элемента задержки, выход которого соединен с вторым входом второго блока элементов И и входом четвертого элемента задержки, выход которого соединен с первым входом четвертого сумматора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2084530A SU541168A1 (ru) | 1974-12-16 | 1974-12-16 | Устройство дл возведени двоичных чисел в степень |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2084530A SU541168A1 (ru) | 1974-12-16 | 1974-12-16 | Устройство дл возведени двоичных чисел в степень |
Publications (1)
Publication Number | Publication Date |
---|---|
SU541168A1 true SU541168A1 (ru) | 1976-12-30 |
Family
ID=20603641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2084530A SU541168A1 (ru) | 1974-12-16 | 1974-12-16 | Устройство дл возведени двоичных чисел в степень |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU541168A1 (ru) |
-
1974
- 1974-12-16 SU SU2084530A patent/SU541168A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU541168A1 (ru) | Устройство дл возведени двоичных чисел в степень | |
SU491129A1 (ru) | Устройство дл возведени двоичных чисел в третью степень | |
SU541169A1 (ru) | Устройство дл извлечени корн четвертой степени | |
SU960807A2 (ru) | Функциональный преобразователь | |
SU542993A1 (ru) | Арифметическое устройство | |
SU1476487A1 (ru) | Вычислительный узел цифровой сетки | |
SU744590A1 (ru) | Цифровой функциональный преобразователь | |
SU1434428A1 (ru) | Устройство дл возведени в степень | |
SU754412A1 (ru) | Устройство для умножения 1 | |
SU1206773A1 (ru) | Устройство дл умножени | |
SU741260A1 (ru) | Преобразователь правильной двоично-дес тичной дроби в двоичную дробь и целых двоичных чисел в двоично-дес тичные | |
SU568051A1 (ru) | Устройство дл возведени в квадрат | |
SU920714A1 (ru) | Устройство дл вычислени полиномов второй степени | |
SU1115051A1 (ru) | Устройство дл вычислени квадрата числа | |
SU798858A1 (ru) | Вычислительный узел цифровойСЕТОчНОй МОдЕли дл РЕшЕНи диффЕРЕН-циАльНыХ уРАВНЕНий B чАСТНыХ пРОизВОд-НыХ | |
SU512469A1 (ru) | Устройство дл делени двоичных чисел с фиксированной зап той | |
SU551641A1 (ru) | Устройство дл извлечени корн третьей степени | |
SU888110A1 (ru) | Последовательное множительное устройство | |
SU404077A1 (ru) | Преобразователь правильной двоично-десятичной дроби в двоичную дробь | |
SU498621A1 (ru) | Устройство дл вычислени степенных функций ху | |
SU723567A1 (ru) | Преобразователь двоично-дес тичного кода в двоичный код | |
SU1228286A1 (ru) | Функциональный преобразователь частота - код | |
SU363119A1 (ru) | Регистр сдвига | |
SU544960A1 (ru) | Устройство дл извлечени квадратного корн | |
SU1562906A1 (ru) | Множительно-делительное арифметическое устройство |