SU754412A1

SU754412A1 - Устройство для умножения 1

Info

Publication number: SU754412A1
Application number: SU701412260D
Authority: SU
Inventors: Edgar A Chernov
Original assignee: O K B Avtomatiki
Priority date: 1970-03-10
Filing date: 1970-03-10
Publication date: 1980-08-07
Also published as: SU383044A1

Description

Изобретение относится к вычислительной технике и может быть применено В' цифровых вычислительных машинах и устройствах обработки данных для систем счисления с основанием больше двух. ₅

Известны устройства для умножения, в которых сигнал частичного произведения формируется посредством последовательного умножения цифры множителя на все цифры множимого с учетом на ю каждом шаге сигнала переноса от предыдущего шага умножения одноразрядных цифр, либо при формировании сигналов произведений одноразрядных цифр запоминают все сигналы переноса произве- 15 дений одноразрядных цифр и затем суммируют их с сигналом накоплений суммы частичных произведений [ϊ] и [2].

Недостаток устройств - недостаточное быстродействие, обусловленное на- ²⁰личием операций с сигналами переносов.

Известно устройство для умножения, содержащее регистры множимого и мно2

жителя, накапливающий сумматор для накопления частных произведений и блок управления, выходы которого соединены с управляющими входами регистров и накапливающего сумматора. Умножения осуществляется в· произвольной системе счисления. В таком устройстве в каждом такте умножения производится несколько суммирований накопленной суммы частичных произведений с множимым, число таких сложений соответствует значению очередной цифры множителя [3].

Недостаток устройства - низкое быстродействие.

Наиболее близким по технической сущности к предлагаемому является устройство для умножения, содержащие одноразрядные узлы умножения, одноразрядные узлы сложения, образующие блоки формирования частичных произведений и суммирования частичных произведений [4].

Недостатком такого устройства является большое количество оборудования.

3 754412

Цель изобретения - сокращение количества оборудования.

Для достижения поставленной цели устройство для умножения, содержащее регистры множимого и множителя, одно- ₅разрядные узлы умножения, комбинационный сумматор и блок управления,, причем первый вход каждого одноразрядного узла умножения соединен с выходом соответствующего разряда регистра множимого, ю второй вход соединен с выходом первого разряда регистра множителя, первый выход ί -го одноразрядного узла умножения ( ί -1, ... П , где Π - разрядность множимого) подключен к первому 15 входу соответствующего разряда комбинационного сумматора, второй выход } -го одноразрядного узла умножения (} =2,..., П ) подключен ко второму входу () -1)-го разряда комбинационного ' 20

сумматора, выходы блока управления соединены с управляющими входами регистров множимого и множителя и одноразрядных узлов умножения, содержит накапливающий сумматор, вход пер- 25 вого разряда которого соединен со вторым выходом первого одноразрядного узла умножения, входы последующих разрядов накапливающего сумматора соединены с выходами комбинационного 39 сумматора, управляющий вход накапливающего сумматора соединен с выходом блока управления.

На чертеже изображена структурная схема устройства. 35

Устройство для умножения содержит регистры 1 и 2 множителя и множимого, накапливающий сумматор 3, одноразрядные узлы 4 умножения, комбинационный сумматор 5 и блок 6 управления. Выход 49 кажого из И- разрядов регистра ι 2 множимого подключен к первому входу соответствующего одноразрядного узла 4 умножения, второй вход которого соединен с выходом первого разряда ре- 45 гистра 1 множителя (старшего или младшего, в зависимости от принятого вари*¹' анта выполнения операции умножения начиная со старших или младших разрядов множителя) . Каждый одноразрядный узел 4 умножения имеет выход сигнала старшего разряда произведения и выход сигнала младшего разряда. Входы каждого разряда комбинационного сумматора 5 соединил,! с выходом сигнала старшего разряда соот- ₅$ ветствующего одноразрядного узла 4 умножения и с выходом сигнала младшего разряда произведения одноразрядного узла 4 умножения, смежного с

предыдущим и находящегося со стороны старших разрядов множителя. Вход первого (младшего) разряда накапливающего сумматора 3 соединен с выходом: сигнала младшего разряда первого одноразрядного узла 4 умножения. Входы остальных разрядов накапливающего сумматора 3 соединены с выходами разрядов комбинационного сумматора 5. Выходы блока 6 управления соединены с управляющими входами регистров 1, 2 множителя и множимого, накапливающего сумматора 3 и одноразрядных узлов 4 умножения.

Линия, соединяющая выход одного блока со, входом другого, обозначает столько проводов, сколько необходимы для представления всех цифр в заданной системе счисления и заданном способе представления сигналов шфр, при. чем все соединения выполнены так, как этого требует данное представление сигналов цифр.

Цепи сдвига в регистрах, цепи приема информации в регистры, источники питания и. т.д. на чертеже опущены.

Не рассмотрены также конкретные схемы одноразрядных узлов умножения, сумматоров и т.д. на основании предположения, что их конструкция выбрана в соответствии с теми требованиями, которые предъявлены к устройству. ,

Устройство'работает следующим образом.

Сигналы исходных чисел помещают в регистры 1 и 2, Затем блок 6 управления подает команду формирования сигналов одноразрядных произведений в узлах

4. Эти сигналы поступают на входы разрядов комбинационного сумматора 5 и после окончания перекосов блок 6 управления подает сигнал на суммирование сигналов с выходов сумматора 5 с сигналами накопленной суммы частичных произведений в накапливающем сумматоре

3. По окончании суммирования в накапливающем сумматоре 3, блок 6 управления сдвигает сигналы содержимого регистра 1 и накапливающего сумматора 3 (направление сдвигов определяется по выбранному варианту выполнения умножения) и цикл повторяется до тех пор, пока не будет отработан сигнал последней цифры в регистре 1.

Количество одноразрядных узлов 4

умножения может быть и меньше п, но

при этом соответственно будет снижена

скорость работы устройства; так как

формирование сигнала частичного про5 754412 6

изведения будет выполняться за несколь ко приемов. В этом случае в регистр множимого необходимо ввести регистр цепи сдвига.

Под одноразрядной цифрой подразумевается одна или несколько цифр в системе $ счисления с основанием у ·

За счет введения в предлагаемое устройство накапливающего сумматора, который осуществляет потахтное суммирование частичных произведений, коли- ю чество оборудования в данном устройстве сокращено по сравнению с известным.

Claims

Формула изобретения ,5

Устройство для умножения, содержащее регистры множимого и множителя, одноразрядные узлы умножения, комбинационный сумматор и блок управления, ₂₀причем первый вход каждого одноразрядного узла умножения соединен с выходом соответствующего разряда регистрра множимого, второй вход соединен с выходом первого разряда регистра мно- 25 жителя, первый выход к -го одноразрядного узла умножения ( < -1,.., η >

где П - разрядность множимого) подключен к первому входу соответствующего разряда комбинационного сумматора, вто-30 рой выход ) -го одноразрядного узла

умножения ( ϊ -2,... и ) подключен ко второму входу -1)-го разряда комбинационного сумматора, выходы блока управления соединены с управляющими входами регистров множимого и множителя й одноразрядных узлов умножения, отличающееся тем, что, с целью сокращения количества оборудования, устройство содержит накапливающий сумматор, вход первого разряда которого соединен со вторым выходом первого одноразрядного .узла умножения, -входы последующих разрядов накапливающего сумматора соединены с выходами комбинационного сумматора, управляющий вход накапливающего сумматора соединен с выходом блока управления.