SU583433A1 - Устройство дл умножени - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ

1

Изобретение относитс  к области вычислительной техники, в частности к быстрЬ действующим ЦВМ.

Известно устройство дл  умножени , соаержащее регистры множимого, множител , румматор и регистр резулнгата i

Недостатком известного устройства  вл етс  малое быстродействие.

Наиболее близким по технической сущности к изобретению  вл етс  устройство дл  умножени , содержащее генератор кратных множимых, вькоцы которого подключены к первым группам входов коммутаторов, вторые группы входов которых подключены к соответствующим разр дным выходам регистра множител . Выходы коммутаторов, кроме первого, подключены ко вторым соответствующим разр дным входам параллельных сумматоров. Во всех параллельных сумматорах выход переноса самого старшего разр да каждого сумматора подключен через элемент задержки к первому входу самого младшего разр да того же параллельного сумматора. К третьим входам всех параллельных сумматоров через элементы задержки подключены соответствующие вйхоцы сумм предыдущих параллельных сумматоров 21

Недостатком устройства  вл етс  малое быстродействие.

Цель изобретени  - повышение быстродействи .

Эта цель достигаетс  тем, что в предложенном устройстве параллелы ые сумматоры , кроме последнего, выполг ены без распространени  переноса, а в устройство введены дополнительные элементы задержки по числу выходов переносов, не счита  стар щих разр дов. Последний, параллельный сумматор выполнен с одновременным параллельным переносом. При этом выходы перено- . сов параллельных сумматоров без распространени  переноса, кроме выхода перено; са старшего разр да каждого сумматора, через дополнительно введенные элементы задержки подключены к первым разр дным входам более старших разр дов последующих параллельных сумматоров. Выходы первого коммутатора подключены ко входам соответствующих элементов задерж-« ки, выходы которых подсоединены к соот ветствующим третьим разр дным входам первого параллельного сумматора без рас . простраиени  переноса. Выходы паралпепь ого сумматора с одновременным паралпвпъкым переносом подключены fepes эле. менты задержки к соответствующим выходам устройства. На чертеже изображена схема устройства Устройство содержит генератор кратных множимых 1, регистр множител  2, коммута-t : тор 3, параллельный сумматор без распространени  переноса4, параллельный сумма тор с одновременным параллельным переносом 5, элементы задержки 6 и дополни- телыГые элементы задержки 7, Устройство работает следующим образом . Множитель хранитс  в регистре 2 в виде двоичного С|, -разр дного кода и обрабатываетс  f - разр дными группами ( г -7 групп). Множимое псютупает двоичным последовательно-параллельным -разр дным кодом группами с « разр дов в кажд1 й параллелшо подаваемой группе (т ---групп на вход генератора 1.. С выхода генератора 1 в аналогичном последовательно-параллельном виде на одноименные входы каждого коммутатора 3 снимаетс  р д чисел типа К -Mj где М множимое , а К -числа натурального р да от О до (2-1).Например, дл  трехразр дных групп множител  (f 3,2 - 1 7) генератор 1 формирует числа О, М, 2М, ЗМ, 4М, 5М/6М, 7М. На другие входы каждого коммутатора поступают по f разр дов множител  из рег стра 2, На выход каждого коммутатора проходит то число из р да KI М ,К|которого совпадает с кодом группы множител , поданной на вход данного коммутатора. Например, дл  случа  f 3 при коде группы множител  1О1 (что равно 5 в дес тичной системе счислени ) на выходе дан ного коммутатора будет число, равное 5М Таким образом, на выходах всех коммутаторов 3 одновременно в последовател1 рпараллельноМ:Виде формируетс  р д частичных произведений множимого на соответствующие группы разр дов множител , при сложении которых с учетом относительных сдвигов получаетс  искомое полное произведение . Каждый сумматор 4 суммирует частичное произведение Kj М , поступающее с выхода соответствующего коммутатора крат ных множимых и коды с выходов предыдуш го сумматора, прошедшие через логическую задержку. Первый сумматор из-эа наличи . только одного операнда превращаетс  фактически в секцию элементов зад:ержки б, Полное произведение формируетс  на выходах последнего сумматора 5, вьгаолвенного в виде п -разр дного сумматрра с параллельными переносами дл  получени  последней суммы за один такт. Разр ды сумматоров, кроме первого и последнего, состо т из одноразр дных ,cywматоров , не св занных между собой по цел м переносов. Последние через элементы задержки Ь поступают на входы соответствующих более старших разр дов последую- ших сумматоро где учитываютс  в следую|цем такте. В результате такого учета переносов и формировани  произведени  при одинаковой элементной базе и разр дности операндов и групп (а соответственно и разр дности коммутаторов кратных множимых и секций сумматоров) быйт юдействие предлагаемого устройства повышаетс , в jM раз по сравнению с известным устройством - за счет увеличени  предельно допустимой тактовой частоты (частоты синхронизации работы усрройства )., pMyjja изобретени  Устройство дл  умножени  содержаще генератор кратных множимых, выходы которого подключены к первым группам, вхо дов коммутаторов, вторые группы входов которых подключены., к соответствующим разр дным выходам регистра множител  выходы коммутаторов, кроме первого, подключены ко вторым соответствующим разр дным входам параллельных сумматоров, .во всех параллельных сумматорах выход переноса-,, самого старщего разр да каждого сумматора подключен через элемент задержки к первому входу самого младшего разр да того же параллельного сумматора, к третьим входам jBcex параллельных сумматоров через алементы задержки подключены соответствующие выходы сумм предыдущих параллельных сумматоров, отличаю щое -е с   тем, что, с целью повышени  быстродействи , параллельные сумматоры, кроме последнего выполнены без распространени  переноса , введены дополнительные элементы за-- . держки по числу выходов переносов, не счи та  старших разр дов, последний параллел ный сумматор выполнен с одновременным па| лельным переносом; при этом выходь1 пере носов параллельных сумматоров без распространени  переноса, кроме выхода переноба старшего разр да каждого сумматора, подключены . через дополнительно введенные елементы задержки к первым разр дным входам более старших разр дов последук щих параллельных сумматоров; при атом выходы первого, коммутатора подключены ко входа соответствующих элементов задержки , выходы которых подсоединены к соответствующим третьим разр дным входам первого параллельного сумматора без распространени  переноса, выходы параллельгi ЕОГО сумматора с одновременным параллель 1кым переносом подключены через элементы задержки к соответствующим выходам устройства . Источники информации, прин тые во внимание при экспертизе: 1. Авторское свидетельство СССР № 451079 S06 Р 7/39, 18.04.73. v2. Ричарде Р. К. I Арифметические операции на цифровых вычислительных машинах, М., изд-во иностранной литературы 1957, стр. 170-175.