(54) УСТРОЙСТВО УМНОЖЕНИЯ ДВОИЧНО-ДЕСЯТИЧНЫХ ЧИСЕЛ
Изобретение относитс к области вычислительной техники и предназначено дл использовани в специализированных вычис лительных машинах. Известно устройство умножени двоичных чисел l , в котором дес тичное умножение осуществл етс с помощью последовательного сложени , множимое прибавл етс к частичному произведению столько раз, какова цифра множител . Быстродейст вие такого устройства низкое, так как при умножении на h -разр дный множитель нуж но сделать 4,5 и сложений.. Наиболее близким техническим решением к изобретению вл етс устройство дл умножени двоично-дес тичных чисел 2, содержащее регистр множител , сумматор частичных произведений, блоки сдвига и определени очередности цифр, причем разр дные выходы регистра множител подключены к входам блока определейи оч&гредности цифр, выходы которого подключены к управл ющим входам блока сдвига. ВЫХОДЫ блока сдвига подключены к входам сумматора частичньрс произведений. Однако известное устройство требует значительных аппаратурных затрат и обла-. дает недостаточным быстродействием при проведении операций с числами, разр дность которых п 4 13. Целью изобретени вл етс повышение быстродействи устройства и снижение аппаратурных затрат. Цель достигаетс тем, что предложенное устройство дополнительно содержит блок удвоени множимого, разр дные в 1ходы которого соединены с разр дными входами блока сдвига, выход блока определени очередности цифр подключен к входу сдвига блока удвоени множител , состо щего из h +3 разр да. На чертеже представлена структурна схема устройства умножени двоично-дес тичНых чисел. Устройство содфжит блок 1 удвоени множимого блок 2 сдвига, сумматор 3 частичных произведений, регистр 4 множител , блок 5 определени очередности ЦИФР (БООЦ). В исходном состо нии в блок 1 удвоени множимого и регистр 4 множител занесены коды сомножителей. В первом цикле умножени в БООЦ-5 определ ютс тетрады множител , содержащие единицы в разр де 2°, Так, если множитель представлен числом 1ООО 10О1 О01О, 0001 ООН 0001, то первой будет отмечена перва тетрада (счет тетрад справа налево), в нулевом разр де которой записана единица. В данном случае БООЦ выдает сигналы по которым множимое передаетс на блок сдвига 2; а затем без проведени микрооперации сдвига на сумматор 3 частичных произведений. Далее в БООЦ определ етс единица во второй тетраде и вьщаютс сиг налы передачи множимого из блока 1 удвоени множимого через блок сдвига на сумматор частичных произведений со сдви гом на один дес тичный разр д влево. В результате последующего анализа тетрад множител обнаруживаютс единицы . в третьей и п той тетрадах и множимое лередаетс на сумматор частичных произведений со сдвигом соответственно на два и четьфе дес тичных разр да влево. После нахождени всех тетрад множител , со держащих единицы в разр де 2 , БООЦ дает разрешение на проведение второго ци ла умножени .. . В начале второго цикла по сигналу БООЦ 5 осуществл етс удвоение содерж мого блока 1 Удвоени множимого . Удвоение осуществл етс сдвигом кода множимого на один двоичный разр д влево и последующей коррекцией полученного при сдвиге числа. Коррекци заключаетс в п прибавлении числа 6 (ОНО) к содержимому тех тетрад, где имеет место или наличие в тетраде числа больше дев ти, или пераход единичного сигнала из млад шей тетрады в старшую. Затем аналогично предыдущему циклу определ ютс тетрады , содержащие единицы в разр де 2, В приведённс)ы( множителе такими тетрадами вл ютс втора и четверта , что соответствует передаче содержащего, блока 1 удвоени множимого в сумматор со сдвигом на один и три соответственно разр да влево в блоке сдвига 2,после чегю даетс разрешение БООЦ 5 на про- 55 ведение третьего числа умножени . Третий и четвертый циклы умножени осуществл ютс аналогично второму циклу.
74640S Итак, дл получени чисел, кратных множимому, нужно осуществить три операции сдвига вместо восьми операций сложени , как в прототипе. Дл умножени на п -разр дный множитель требуетс осуществить три сдвига и 1,5п сложений. Врем осуществлени операции сдвига меньше времени осуществлени операции сложени более чем в два раза. Среднее врем умножени на п -разр дный множитель в предлагаемом устройстве T.y--.5UM.5 n:t в прототипе , &tcft 4A где - врем осуществлени операции сложени .. Из уравнени 1,.+ t л1 П fi находим, что врем выполнени операции умножени в предлагаемом устройстве « меньше, чем в прототипе, если копичество дес тичных разр дов множител п 4 13. В частности, дл Т 9i. I -lit. .11 7СсЛ ) ПС-м , . дл 0 Устройство можно выполнить на современных интегральных микросхемах. Его использование дает возможность уменьшить конструктивные размеры вычислительной мащшы и повысить ее быстродействие. Фо рмула изобретени Устройство дл умножени двоичнодес тичных чисел, содержащее регистр множител , сумматор частичных произведений , блок сдвига и блок определени очерёдности цифр, причем разр дные выходы регистра множител подключены к аходам блока определени очередности цифр, выходы которого подключены к управл ющим входам блока сдвига, выходы блока сдвига подключены к. входам сумматора частичных, произведений, о т л и чающеес тем, что,с целью повыщени быстродействи устройства и снижени аппаратурных затрат, в него введен блок удвоени множимого, содержащий П +3 разр да, где п - количество разр дов множимого, при этом разр дные выходы блока удвоени множимого соединены с разр дными в ходами блока сдвига, выход блока определени очередности цифр подключен к входу сдвига блока удвоени множимого. Источники информации, прин тые во внимание при экспертизе 1. Майоров С. А. Принципы организации цифровых машин. Ленинград, Машиностроение , 1974, с. 322-323. 2. Авторское свидетельство СССР № 510714, кл. q 06 F 7/52, 05,05.74 (прототип).