SU754415A1 - Устройство для деления двоичных чисел 1 - Google Patents

Description

Изобретение относится к цифровой вычислительной технике и может быть применено в специализированных вычислительных устройствах, устройствах диагностики, например при проверке правильности выполнения операции умножения де- ⁵ лением,

Известны устройства для деления двоичных чисел, содержащие параллельные сумматоры, регистры делимого, делителя, частного, блок анализа знака, блок управления, в которых частное находится посредством последовательной реализации алгоритма вычисления М> И и [3].

Недостаток известных устройств — от— носительно невысокое быстродействие.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее сумматор, регистры делителя И частного, блок передачи кодов, ₂о блок выработки корректирующей единицы, блок элементов И, блок анализа знаков, элементы ИДИ. Выходы блока элементов И подключены к управляющим входам

2

блока передачи кодов, входы которого подключены к выходам регистра делителя, а выходы — ко входам сумматора, входы блока анализа знаков подключены к выходам знаковых разрядов регистра делимого и сумматора, выходы блока анализа знаков подключены ко входам элементов ИДИ, выходы которых подключе, ны ко входам блока элементов И. Выход первого элемента ИЛИ подключен ко входу регистра частного, выход блока выработки корректирующей единицы подключен ко входу младшего разряда регистра частного м.

Недостатком этого устройства является невысокое быстродействие, связанное с тем, что процесс деления в устройстве организован в виде последовательности шагов.

Цель изобретения - увеличение быстродействия.

Цель достигается гем, что в устройство для деления двоичных чисел, содержащее сумматор и блок элементов И,

3 754415

введены (η-1) - разрядный блок вычига— телей н узел определения знака частного, причем блок элементов И представляет собой треугольную матрицу, порядка Π -1, где п - разрядность делителя и частного, первые входы всех элементов И ι -го столбца матрицы (л« 1,2, ... ,

П-1) соединены с входной шиной (п + 1-4)~ го разряда делителя, выходы всех элементов И ] —й строки матрицы (ΐ -1, 2, . . П -2) соединены с ] входами (η— ί -1)-го разряда сумматора, выход которого подключен к первому входу (Л- Ϊ)-го разряда блока вычитателей, к первому входу первого разряда блока вычитателей подключен выход элемента И (П-1)-ой строки матрицы, ко второму входу ί -го разряда блока вычитателей подключена входная шина (ί -1)-го разряда делимого, выход д -го разряда блока вычитателей подключен ко вторым входам элементов И, находящихся на пересечении (п — ί - к)-ой строки и (п —к) — го столба матрицы (к -1,2,. . . ,{п-}-1) и к входной шине (] +1)—го разряда част-, 25 ного, выход (п-1)-го разряда блока вычитателей подключен к входной шине П-го разряда частного, выход переноса ) -го разряда блока вычитаталей подклю10

15

20

чен к (] +1)-му входу -го разряда сум- 39 ко вторым входам элементов 7 блока 3

матора, входная шина первого разряда делимого подключена к выходной шине первого разряда частного и ко вторым входам элементов И, находящихся на пересечении ΐ —го столбца и 1 —й строки 35 матрицы, входы узла определения знака частного соединены с входными шинами знаковых разрядов делимого и делителя, а выход - с выходной шиной знакового . разряда частного. Кроме того, сумматор 49 выполнен {η-2)^-разрядным, причем каждый! —й разряд содержит (^+1) входовой одноразрядный сумматор, выход переноса которого подключен ко входу переноса последующего разряда, а каждый разряд 45 блока вычитателей содержит элемент сложения по модулю два и элемент И, первый и второй входы элемента сложения по модулю два являются входами вычитателя, выход элемента сложения по модулю ₃₀ два соединен с первым входом элемента И и с выходом вычитателя, второй вход элемента И соединен со вторым входом вычитателя, а выход является выходом переноса данного разряда вычитателя. ₅₅

На чертеже представлена схема устройства для деления двоичных чисел для случая, когда П“ 7.

Устройство содержит блок 1 элементов И, сумматор 2, блок 3 вычитателей

и узел 4 определения знака частного.

. Блок 1 элементов И состоит из двухвхо— довых элементов 5 И, расположенных в виде верхней треугольной матрицы порядка η —1. Сумматор 2 состоит из (п-2) одноразрядных сумматоров 6, объединенных между собой шинами переноса, причем каждый ] -ый одноразрядный сумматор является (ί+1) входовым. Блок 3 вычитателей состоит из (п-1) одноразрядных вычитателей, каждый из которых выполнен в виде элемента 7 сложения по модулю два и двухвходового элемента 8 И, причем первый и второй входы элемента 7 сложения по модулю два являются первым и вторым входами одноразрядного вычитателя блока 3 вычитателей, выход элемента 8 И, подключенного к первому входу и выходу элемента 7 сложения по модулю два, является выходом переноса одноразрядного вычитателя, а выход элемента 7 сложения по модулю .. два является выходом соответствующего разряда вычитателя, входные шины 9 разрядов делителя подключены к первым входам элемента 5 И блока 1. Входные * шины 10 разрядов делимого подключены‘

вычитателей, выходные шины 11 разря- ^: дов частного подключены к выходам разрядов блока 3 вычитателей. Узел 4 определения знака частного представляет собой элемент сложения по модулю два.

Деление в предлагаемом устройстве можно выполнять только в тех случаях, . когда заранее известно, что делимое ’делителя на делитель без остатка.

Работа предлагаемого устройства поясняется примером решения разрядных уравнений вида

(1)

V

где а

- разрядная матрица, представляющая собой разрядное изображение делителя а ;

- разрядный вектор, представляющий собой разрядное изображение частного X;

- разрядный вектор, представляющий собой разрядное изображение делимого Ь ;

с учетом единиц переноса из младших разрядов в старшие.

754415

Представим выражение (1) в развернутом виде, при П =4 получим

4

а

3 4 а а 2 3 4 о а а 1 2 э 4 а а а а

12 3 а а а

1 2 а а к о

	х\		/ Ь \
X	э X 2 X 1 X		έ
			ё И/

(2)

(О

или соответственно

/

ύχ

34 43

ах

XI . 33 4 2

Мл + Οχ + с,_х

«* + ах +

и.и>>

<2 ц οχ + ах

(Б

Ъ

0

з

Ь

ё

έ

(3)

15

20

¹¹ / О х/

Для того, чтобы вычислить χ , необходимо систему спектральных уравнений представить в виде

25

.2 ³ θ 2 4 1 \

ах *ах+ах4 0_Х\

‘5 2 2 3 1

ах ⁺ αχ ίο х

12 2 1 ι ах + αχ

\ ** , а х /

(4)

30

и разрешить относительно х (' ч ? η · прна =1 получим ’ ' ’

получим

⁴ 4,23 3 2 41.

х = Ь-(ах + ах +οχ) 3 Л ( 2 2 3 1 ,

х = Ъ - (а х +ах)

2 2 2 1 х ® Ь ' ах >х -Ъ¹

35

(5)

40

Решив систему спектральных уравнений (5) с учетом единиц переноса из младших разрядов в старшие на основании таблицы истинности

1

Ъ

о

о

1

1

где V, X*

(

5

0

1

0

1

1

X

О

1

ί

0

Ί+Α

о

1

о

о

(6)

50

В случае, если младший разряд делителя (или т младших разрядов) равен нулю, то в соответствии .с выражениями, ν _ν (з), (4), (7) разряды χ вектора х

— разряды векторов Ь,X,(=ί*3_; 55 могут быть определены аналогично по

- величина принимающая выражению

значения _5βσχ ,5=αχ+Μ+ _{ ^п. €=<-т _е+тИ ;.β

+р₅,54ММЦ х-Ь-Г α -X <^и>

и т. д.; «7ί

Р; _{+ А}~ значение переноса из ) —го разряда в ( ( +1)-ый

Получим вектор;х.

Пример 1. Определение частного х от деления делимого Ъ =7395,₀ на делитель α-87₍ο , точное значение которого равно 85 ,₀, что в разрядной форме может быть записано ,

В=( О 1 1 1 О О 1 1 1 О О О 1 1 ), σ=( 1 О 1 О 1 1 1 1)?

χ =( 1 О 1 О 1 О 1)?

Учитывая выражения (5), (6,), процесс определения разрядов вектора можно записать следующим выражением

ί ,+’ ^е’<-^£ 641 1-е х = Ь - Ζ. α χ ,

,е= ι ’

(7)

знак частного при этом определяется соответственно по формуле у -ν ТУ ‘

Зх = Э0 г>£ νδά ЗЪ, 48)

гдеЗх,За,ЭЪ - знак частного, делителя и делимого соответственно, принимающие значение О, если число положительно, и 1 в противном случае, тогда:

:χ = ι = ι (ιο + ιι + οο + ιι+οο + ιι + ιΚ

’х = 0 = 1(11 + 10 +01 +10 +01 + 1 + 1) х «1=0 (Ю + Н+ОО + Н + и ₍₉₎ к = 0 = 0 (11 +10 + О1 + 1)

X = 1 -О (10 +и)

X =0 = 1 (11) χ = 1

Пример 2. а - 43,В=3397,

X =79 или ,

В-( ΟΟΙΟΟΙΟΙΟΟΟΙΟ 1)7 а =(О 1 О 1 0 1 1)7 х=( 1 О О 1 1 1 1)?

χ =1 = ΐ( 10 +00+11 + 01+ 11+01 + 1+1) х =0=0 (10+01+11+01 + 11+1 + 1) Н°)

X =0=0 (11+01411+ 01 + 1+1)

X =1 = 0 (11+01 + 11 + 1)

X = 1 = 1 (11+01 + 1)

х = 1=0 (и)

}*1

754415

8

Например, для значений а -46,

В4978, х -43 или в разрядной форме №(О О О 1 1 1 1 О 1 1 1 О 1 0)ί σ--(Ο1 οι 1 1 0)15--(0 1 0 101 1)¹ вычислительный' процесс определения мож— 5 но представить следующим образом

χ =0 = 1-(1Н 10 + 0140+01+01 + 1 + 1) х « 1 = 0-(10 + 11 + 00+ Л +01 + 1)

£ = 0 = 1-111+10 + 01 + 1) (12)10

• х = 1 = 1-(10-41 + 001) х={М-(И+Н + 1)

X » 1 = 0-111)

1 . 15

χ = 1

Работа устройства для деления двоичных чисел начинается при подаче на входные шины 10 и 9 делимого и делителя, предварительно сдвинутых вправо на столько разрядов, сколько младших разрядов делителя равны нулю в соответствии с выражением (11). Если младший разряд делителя равен единице, то делимое и делитель подается без сдвига в соответствии с выражением (4), (5). После окончания переходного процесса в устройстве на выходе одноразрядных сумматоров 6 сумматора 2 по выражению (5), (6), образуется величина 5 > а на выходе блока 3 вычитателя образуются соответственно разряды к вектора X по выражению (θ), (7), (9-11). На выходе узла 4 определения знака частного по выражению (8) образуется знак частного.

Использование новых элементов — блока вычитателей и узла определения знака частного, а также наличие новых связей между элементами выгодно отличает •предлагаемое устройство для деления двоичных чисел от известного, так как в предлагаемом устройстве благодаря структурной организации существенно увеличивается быстродействие, которое характеризуется в данном случае временем переходного процесса в схеме, т. е. результат деления практически получается за один цикл, что способствует примене— . нию устройства при построении систем управления динамическими процессами в реальном масштабе времени, технологическими процессами, в системах опера— ивного контроля и диагностики.

20

25

30

35

40

45

50

Claims (3)

1. Формула изобретения

   55

   1. Устройство для деления двоичных чисел, содержащее сумматор и блок элементов И, отличающееся тем, что, с целью увеличения быстродействия в него введены (и-1)-разрядный блок вычитателей и узел определения знака частного, причем блок элементов И представляет собой треугольную матрицу, порядка π -1 (η - разрядность делителя и частного), первые входы всех элементов И 4 -го столбца матрицы (1, 2, . . . ,п-1) соединены с входной шиной (п+1 —()—го разряда делителя,

   выходы всех элементов И —й строки

   матрицы ()- 1, 2, . . . п - 2) соединены входами (п - ) -1)-го разряда сумматора, выход которого подключен к первому входу (п —3)—го разряда блока вычитателей, к первому входу первого разряда блока вычитателей подключен выход элемента И (п- 1)~ой строки матрицы, ко второму входу ι -го разряда блока вычитателей подключена входная шина (( +1)—го разряда делимого, выход ] —го разряда блока вычитателей подключен ко вторым входам .элементов И, находящихся , на пересечении (п - к)-ой строки и ( η - к)~го столбца матрицы (κ«=1,2,. . . п~ 3 — 1) и к выходной шине N +1)-го разряда частного, выход ( П -1)-го разряда блока вычитателей подключен к выходной шине η -го разряда частного, выход переноса | -го разряда блока вычигателей подключен к (]+1)-му входу! -+¹° разряда сумматора, входная шина первого разряда делимого подключена к выходной шине первого разряда частного и ко вторым входам элементов И, находящихся на пересечении ) —го столбца и < —й строки матрицы, входы узла определения знака частного соединены с входными шинами знаковых разрядов делимого и делителя, а выход — с выходной шиной знакового разряда частного.
2. 2» Усгрбйство по π, 1, отличающееся тем, что сумматор выполнен ( П-2)-разрядным, причем каждый } —й разряд содержит (]+1)—входовой одноразрядный сумматор, выход переноса которого подключен ко входу переноса последующего разряда.
3. 3. Устройство по π. 1, о т л и чага щ е е с я тем, что каждый разряд блока вычитателей содержит элемент ело жения по модулю два и элемент И, первый и второй входы элемента сложения по модулю два являются входами вычитателя, выход элемента сложения по модулю два соединен с первым входом элемента И и с выходом вычитателя, второй вход элемента И соединен со вто754415.

   рым входом вычигателя, а выход явля—' ется выходом переноса данного разряда вычитателя.