Изобретение относитс к области вычислительной техники и предназначено дл использовани в арифметических устройствах цифровых вычислительных Мсиаин. Известны последовательные умножающие устройства, содержащие последовательный двоичный сумматор 1 и 2. В таких устройствах умножение двух т-р аз р дных чисел. А а, .,.. а и В Ь, Ь,м ..гЦ выполн етс за 2т циклов, причем в первом цикле вырабатываетс одно элементарное произведение (а,Ь), во-втором два ( и и т.д., в 2т-м одно () . В каждом цикле вычисл етс сумма всех элементарных произведений данного цикла, младший разр которой дает соответствую1ций разр д результата (окончательного произведе ни ) , а старшие - переносы, учитывае мые в следующих циклах. Элементарными произведени ми в каждом цикле вл ютс произведени всевозможных пар цифр сомножителей таких, что сумма весов разр дов любой пары равна k+1 где k - номер цикла. Количество суммируемых элементарных произведений от 1-го до т-го цикла увеличиваетс на единицу, а от т-го до 2т-го уменьшаетс на единицу. Необходимость суммировать большое количество элементарных произведений (до т) вл етс недостатком известных устройств, который обуслсшливает большую длительностьiоперации умножени и усложн ет сумматор. Логические метода ускорени умножени в известных последовательных умножающих устройствах не примен ют .с . Наиболее близким поIтехнической сущности к предлагаемому вл етс устройство дл умножени , в котором дл ускорени операции умножени используетс древовидный многовходовый последовательный сумматор, на котором одновременно суммируютс все элементарные произведени каждого цикла ЗЦ. Однако большое количество элементарных Произведений (до т) сохран етс , вследствие чего сумматор должен иметь m входов, а сложность сумматора , в свою очередь, приводит к снижению быстродействи . Цель изобретени - упрощение устройства и повышение его быстродействи . Указанна цель достигаетс тем, что устройство дл умножени , содер жащее регистры множимого и множител и лшоговходовой одноразр дный сумма тор, содержит коммутатор, преобразо ватель пр мого кода в обратный и пре оёразователи пр мого кода в дополнительный , .счетчик и элементы И, ИЛИ, НЕ причем m управл ющих входов (Е1 раэр дность операндов) коммутатора подключены к выходам преобразовател пр мого, кода в обратный, информационные входы которого соединены с выходами регистра множител , а управл ющий вход - с выходом перепол нени счетчика (разр дность которого равна ) и с управл ющим входом пер вого преобразовател пр мого кода в дополнительный, -информационный вход которого подключен к выходу мноГовхо дового одноразр дного сумматора, вхо ды которого с первого по m/2-ый соединены соответственно с выходами коммутатора с-первого по ( - -1)-ый и выходом элемента ИЛИ, m информационных входов коммутатора подключены к соответствуюьшм выходам регистра Множимого, вход которого подключен ко входу множимого устройства, вхйд множител устройства подключен ко входу регистра,множитёЛ , и ко входу счетчика, выход переполнени которого подключен к первым входам Первого и второго элементов и и через элемент НЕ - к первому входу третьего элемента Н, второй вход которого Соединен с Ш-ым выходом коммутатора , второй вход второго элемента И соединен с выходом первого разр да регистра множимого, выход {m+i)-ro разр да которого через второй преобразователь пр мого кода в дополнительный подключен ко второму входу первого элемента И, третьи входы первого и второго элементов И соединены соответственно с первым и вторым управл ющим входами устройства , входы элемента ИЛИ подключены к выходам элементов И. На чертеже приведена функциональна схема устройства дл умножени . Устройство содержит т-разр дный регистр 1 множимого, т-разр дный регистр 2 множител , многовходовый одноразр дный (последовательный двоичный ) сумматор 3, дополнительный (п1+1)-ый разр д 4 регистра множимого элемент 5 НЕ, элементы б, 7 и 8 И, элемент 9 ИЛИ, преобразователь 10 пр мого кода в обратный, преобразова тель II пр мого кода в дополнительный , преобразователь 12 пр мого кода в дополнительный, коммутатор 13 и счетчик 14, , Вход счётчика 14 соединен со входом регистра 2 множител . Выход переполнени счетчика 14 подключен к управл ющим входам преобразовател 10 кодов и преобразовател 11 кодов, к первым входам элементов б и 7 И, а также - через элемент 5 НЕ - к первому входу элемента 8 И. Информационные входы преобразовател 10 кодов соединены поразр дно с выходами одноименных разр дов регистра 2 множител , а выходы - с управл ющими входами коммутатора 13, информационные входы которого соединены поразр дно с выходами соответствующих разр дов регистра 1 множимого. Выход первого разр да регистра 1 множимого соединен, кроме того, со вторым входом элемент 7 И, а выход дополнительного (m-fl)-ro разр да 4 регистра множимого - через преобразователь 12 кодов - со вторым входом элемента 6 И. Первые (-1)-и информационные выходы коммутатора 13 соединены с одноименными входами многовходового одноразр дного последовательного двоичного сумматора 3, а -и информационный выход - со вторым входом элемента 8 И. Выходы элементов б, 7 и 8 И. соединены со входами элемента 9 ИЛИ, выход которого подключен к входу сумматора 3, выход которого соединен с информационным входом преобразовател 11 кодов. На третий вход элемента 7 И поступают тактовые импульсы 1-го - т-го циклов, а на третий вход элемента 8 И -(т+1)го - 2п1-го циклов. Преобразователи кодов 10, 11 и 12 могут быть выполнены по любой известной схеме, обеспечивающей при отсутствии сигнала на управл ющемвходе выдачу пр мого кода, а при наличии этого сигнала - обратного (дополнительного ) кода двоичного числа, поступающего на информационные входы преобразовател . Коммутатор 13 имеет m управл ющих входов, m информационных входов и информационных выходов и обеспечивает подключение к своим информационным выходам тех и только тех информационных входов, которым соответствуют единичные сигналы на одноименных управл ющих входах. Работа устройства основана на следующих соображени х (достаточно рассмотреть случай, когда m - четное). Если количество единиц в коде множител С меньше или равно -, то выполн етс обычное умножение пр мых кодов сомножителей (А . В) . Если же , -, то вместо этого множимое А умножаетс на условный множитель -В. Так как при этом получаетс условное произведение -АВ, то дл получени правильного результата необходимо на выходе устройства изменить знак полученного условного произведени . Умножение, выполн етс в дополнительных кодах. А Б- АхВзо„., .1 2 Эоп1зоп--(А.,1 Практический смысл этих преобразо ваний заключаетс в том, что код Во ( при С -j) об зательно содержит мень ше, чем - единиц. Значит, в любом случае достаточно иметь входов многовходового последовательного двоичного сумматора. Действительно, если i , то выполн етс обычное умножение положительных чисел и с помощью коммутатора 13 ко входам сумматора 3 подключаютс выходы р егистра 1 множимого, соответствующие единицам множител , которых не больше ,, чем -Если . 7 f ТО значит в обратном коде множител не более, чем ( - - единиц. Поэтому дл вьгчислени выражени (А« Воср) достаточно иметь ( - ) вход сумматора. Еще один вхо ( а -и) необходим дл суммировани этого выражени с поправками Аи , причем обе эти поправки могут подаватьс на один и тот же вход сумматора, так как при последователь ном сложении их коды разделены во времени:-код поправки .Ад рдолжен подаватьс непосредственно после око окончани подачи кода А, Как видно из приведенного описани , дл работы устройства необходи МО, чтобы ко входам сумматора подкл чались все выхода регистра множимого , соответствующие единицаии множител либо все выходы регистра множи мого, соответствующие нул м множите л . Эти функции выполн ет коммутато 13, управл емы соответственно пр мым или обра;тным кодом множител . Устройство работает следующим об разом. Сначала множитель В вводитс в регистр 2 множител таким образом, чтобы его младший разр д оказалс в 1-м разр де регистра