SU868767A1 - Устройство дл вычислени многочленов вида @ @ - Google Patents

Description

Изобретение относится к вычислительной технике и может быть применено, например, в цифровых вычислительных машинах и в специализированных вычислительных устройствах.

Известны устройства, предназначенные для вычисления многочленов,представляющие собой универсальные цифровые вычислительные машины, и вычисление многочленов вида AqX¹ +· Α2-ιΧ¹*¹ + + ...+ Αη Χ^Ί + AqX⁰ в них осуществляется путем выполнения соответствующей программы [1] и [2] .

Однако программному способу вычисления многочленов в ЦВМ требуются 15 многократное умножение и сложение операндов, многократное обращение к запоминающему устройству, дополнительные затраты времени на модификацию команд, кроме того, возникают 20 трудности при получении результата повышенной точности, что обуславливает низкое быстродействие известных устройств.

Наиболее близким к предлагаемому является вычислительное устройство для вычисления многочленов вида έ А.· X¹ , содержащее регистры степеней

X, связанные со входами накапливаю щих сумматоров, тактирующую шину, соединенную со входами сдвига накапливающих сумматоров Гз1 .

Это устройство обладает более высоким быстродействием по сравнению с вышеуказанными, так как при вычислении многочленов вида А^Х¹ здесь не требуется многократного обращения к запоминающему устройству, многократного умножения и сложения операндов.

Быстродействие известного устройства определяется по формуле где η - разрядность X и А} q - степень .Многочлена/. tg-* время суммирования;· ' ^гсА-в “ время сдвига.

Недостатком известного устройства является невысокое быстродействие.

Цель изобретения - повышение быстродействия.

Поставленная цель достигается тем, что в устройство для вычисления мноЯ· гочленов вида ti А,- X’ , содержащее регистр операнда X, выход которого соединен с первыми информационными входами накапливающих сумматоров, входы сдвига которых соединены с тактирующей шиной устройства, введены регистры цифр, формирователи цифр, сдвиговые регистры коэффициентов А^, соединенные выходами с первыми управляющими входами соответствующих накапливающих сумматоров и регистры операндов i = 1,2...), выходы каждого из которых соединены с (1 + 1).-м информационным входом каждого 2 ’•j-ro (j = «1,2...) накапливающего сумматора, «причем вход j-ro формирователя цифры соединен с выходом j-ro накапливающего сумматора, а выход - со входом j-гф регистра цифры, выход которого подключен к ( f+Ι )-му управляющему входу ί^£β£_ο ^εηυε4τ·^?ηΗβζ^)]}^ζ£’¹⁺ί ~^го накапливающего сумматора, тактирующая шина устройства .соединена со входами сдвига сдвиговых регистров коэффициентов А; и входами приема кода регистров цифр, а выходная шинаустройства соединена с выходом последнего регистра цифры.

На фиг. 1 изображено устройство, для вычисления многочленов, структурная схема; на фиг. 2 - пример выполнения накапливающего сумматора.

Устройство содержит S накапливающих сумматоров 1 (S = ; g = 2ⁿ - 1 £ π = 2,3,4), S сдвиговых η-разрядных регистров 2 коэффициентов А^ и регистров 3 сперандов £u=md%£-,£=pF&) ,P = VT

3=0 ¹ ‘0, если X - дробное, F(x) =

1, если X - целое ;

f - количество входов накапливающего сумматора),S формирователей 4 цифры,S двухразрядных регистров 5 цифры, тактирующую шину б, выходную шину 7. Каждый р-ый накапливающий сумматор 1 содержит 4+2*% разрядов, если f У/ 2, и η + 3 разрядов, если f = 1. Каждый r-ый (г =1,υ) регистр 3 содержит 2^s-! η разрядов.

Выход j-ro разряда (j = 1,п) первого регистра 3 (первыми всюду будем считать старшие разряды) соединен со входом j+3-го разряда каждого накапливающего сумматора 1. Выход i-го разряда (! = 1,2*'п) г-го регистра 3 соединен со входом fj+4+2(f-z)j -го разряда 2^г‘! р-го накапливающего сумматора 1. Выход старшего разряда р-го регистра 2 подключен ко входам -приема кода первого регистра 3 на р-ый накапливающий сумматор 1. Каждый р-ый формирователь 4 цифры содержит.логические элементы, связанные с прямыми и инверсными выходами трех первых разрядов р-го накапливающего суммато ра 1 ) в соответствии с системой переключательных функций ί

где индексы аргументов соответствуют номерам разрядов сумматора 1,'а индексы функций - номерам выходов формирователя 4 цифры. Выходы р-го формирователя 4 цифры связаны со входами р-го регистра 5, выход которого (кроме S-ro регистра 5) связан со входами приема кода f+1-го регистра 3 на р+2*’-ый накапливающий сумматор 1. Выход S-ro регистра 5 связан с выходной шиной 7.

Многовходовой параллельный накапливающий сумматор 1 содержит узлы приема кода 8, выполненные,.например, в виде элементов 2И-2ИЛИ, соединенные со входами комбинационного параллельного многовходового сумматора 9, выполненного, например, в виде матрицы или дерева сумматоров, выходы которого соединены со входами сдвигающего регистра 10, выполненного,например, на D-триггерах с внутренней задержкой, выходы которого подключены ко входам сумматора 9. Разрядные входы узлов приема кода 8 соединены с прямыми и инверсными выходами регистров 3, а их управляющие входы соединены с выходами регистров 2 и 5. Кроме того, управляющие входы выдачи инверсных кодов регистров соединены со входами переносов в младший разряд сумматора 9, выходы трех старших разрядов которого подключены ко входам формирователя цифры 4·, а управляющие входы регистра 10 связаны с тактирующей шиной 6.

Устройство работает следующим образом.

В исходном состоянии в каждом р-ом сумматоре 1 записан коэффициент А‘2(5_р) , начиная с третьего разряда,' если сумматор 1 одновходовой, и с 2(f+1)-ro разряда, если сумматор lfвходовой, в каждом р-ом регистре 2 записан коэффициент Aj^g-p^., , в каж+ дый_^2. -ый регистр 3 занесено число X^й , в регистры 5 записаны нули.

В каждом i-ом цикле вычисления цифра, записанная в старшем разряде p+2-го регистра 2, и цифра промежуточного результата, записанная в р~м регистре 5, управляют типом операции, выполняемой р+2^”^— ым сумматором 1, таким образом, что к его содержимому прибавляется код регистра 3f+l, если в регистре 5 записана плюс единица или из его содержимого вычитается код регистра 3f+l, если в регистре 5 записана минус единица. Аналогичным образом цифра, записанная в старшем разряде регистра 2, управляет прибавлением или вычитанием кода регистра 3.

В результате анализа трех старших разрядов р+2^*¹ -го сумматора 1 р+2*'^,-ый формирователь цифр 4 формирует очередную цифру промежуточного результата. Эта цифра равна .плюс единице, если содержимое трех старших разрядов сумматора 1 равно 001 или 010, минус единице - если содер жимое трех старших разрядов равно

110 Или 101, нулю - в остальных случаях. Затем по сигналу в тактирующей шине 6 происходит сдвиг влево на один разряд содержимого регистров 2 и сумматоров 1, причем содержимое третьего разряда каждого сумматора 1 при сдвиге заносится не только во второй разряд, но и в первый, а на первые S - 1 регистров 5 принимаются коды цифр промежуточных результатов(Сформированные соответствующими формирователями цифр 4. Код цифры окончательного результата, сформированный S-ым формирователем цифры 4, принимается на S-ый регистр 5 и поступает на выходную шину 7. Для получения результата с точностью до η разрядов после запятой необходимо выполнить 2 1од_г(g+1)+п циклов вычисления.

Предлагаемое устройство позволяет вычислять значение многочлена с точ-. ностью до η цифр после запятой за вре мя

Следовательно, предлагаемое устройство превосходит по быстродействию известное в

Т,___п· д________ ^раэ'

Например, при разрядности η = 32 предлагаемое устройство позволяет вычислять многочлен 3-ей степени в 2,67 раз быстрее известного, 7-ой степени - в 5,89 раз, 15-ой степени-, в 12 раз быстрее.

Claims (3)

1. Изобретение относитс  к вычислительной технике и может быть примене но, например, в цифровых вычислитель ных машинах и в специализированных вычислительных устройствах. Известны устройства, предназначен ные дл  вычислени  многочленов,представл ющие собой универсальные цифро вые вычислительные машины, и вычисле ние многочленов вида + Aj.,, + . ..+ А х+ АрХ в них осуществл етс  путем выполнени  соответствующей программы tl и 23 . Однако программному способу вычис лени  многочленов в ЦВМ требуютс  многократное умножение и сложение операндов, многократное обращение к запоминающему устройству, дополнительные затраты времени на модификацию команд, кроме того, возникают трудности при получении результата повышенной точности, что обуславлива ет низкое быстродействие известных устройств. Наиболее близким к предлагаемому  вл етс  вычислительное устройство дл  вычислени  многочленов вида а. - . И X , содержащее регистры степеней X, св занные со входами накапливающих сумматоров, тактирующую шину, соединенную со входами сдвига накапливающих сумматоров Гз . Это устройство обладает более высоким быстродействием по сравнению с вышеуказанными, так как при вычислении многочленов вида С не требуетс  .многократного обращени  к запоминающему устройству, многократного умножени  и сложени  операндов . Быстродействие известного устройства определ етс  по формуле .) где п - разр дность X и А} }. - степень ,1«1ногочлена/. tg- врем  суммировани ; сА-в . врем  сдвига. Недостатком известного устройства  вл етс  невысокое быстродействие. Цель изобретени  - повышение быстродействи . Поставленна  цель достигаетс  тем, что в устройство дл  вычислени  мноЧгочленов вида с А,- X , содержащее регистр операнда X, выход которого соединен с первыми информационными входами накапливающих сумматоров, входы сдвига которых соединены с тактирующей шиной устройства, введены регистры цифр, формирователи цифр, сдвиговые регистры-коэффициентов А, соединенные выходами с первыми управл ющими входами соответствующих накаплива ющих сумматоров и регистры операндов ( i 1,2...), выходы каждого из ко торых соединены с ( + 1).-м информаци онным входом каждого 2; -j-ro (J 1,2...) накапливающего сумматора, Причем вход j-ro формировател  цифры соединен с выходом j-ro накапливающе го сумматора, а выход - со входом j-rp регистра цифры, выход которого под ключен к (f+1 )-му управл ющему входу tn Kntiezf-T- nfciezf-)1} -го I Ij накапливающего сумматора, тактирующа  шина устройства .соединена со входами сдвига сдвиговых регистров коэффициентов Aj и входами приема ко да регистров цифр, а выходна  шинаустройства соединена с выходом последнего регистра цифры. На фиг 1 изображено устройство, дл  вычислени  многочленов, структурна  схема; на фиг. 2 - пример выполнени  накапливающего сумматора. Устройство содержит S накапливаюЧ- tи щих сумматоров 1 {S -7;- 9 2 -1 п 2,3,4) ,S сдвиговых п-разр дных регистров 2 коэффициентов А и регистров 3 операндов (, ,БРЫР О, если X - дробное, 1, если X - целое ; f - количество входов накапливающего сумматора),S формирователей 4 цифры,S двухразр дных регистров 5 цифры, тактирующую шину 6, выходную шину 7. Каждый р-ый накапливающий . сумматор 1 содержит разр дов если f 2, и п + 3 разр дов,- если f 1. Каждый г-ый (г },и) регистр 3 содержит п разр дов. Выход j-ro разр да (j 1,п) пер вого регистра 3 (Первыми всюду буде счита.ть старшие разр ды) соединен с входом j+3-го разр да каждого накап ливающего сумматора 1. Выход i-ro разр да (i 1,) г-го регистра 3 соединен со входом p+4+2(f-z) -г разр да р-го накапливающего су матора 1. Выход старшего разр да ррегистра 2 подключен ко входам -прие ма кода первого регистра 3 на р-ый накапливающий сумматор 1. Каждый рформирователь 4 цифры содержит.логи ческие элементы, св занные с пр мым и инверснЕлми выходами трех первых разр дов р-го накапливающего суммат a 1, в соответствии с системой перелючатель HEJX функций p.) ) где индексы аргументов соответствуют номерам разр дов сумматора 1,а индексы функций - номерам выходов формировател  4 цифры. Выходы р-го формировател  4 цифры св заны со входами р-го регистра 5, выход которого (кроме S-ro регистра 5) св зан со входами приема кода f+1-го регистра 3 на р+2 -ый накапливающий сумматор 1. Выход S-ro регистра 5 св зан с выходной шиной 7. Многовходовой параллельный накапливающий сумматор 1 содержит узлы приема кода 8, выполненные,.например, в виде элементов 2И-2ИЛИ, соединенные со входами комбинационного параллельного многовходового сумматора 9, выполненного, например, в виде матрицы или дерева сумматоров, выходы которого соединены со входами сдвигающего регистра 10, выполненного,например , на D-триггерах с внутренней задержкой , выходы которого подключены ко входам сумматора 9. Разр дные входы узлов приема кода 8 соединены с пр мыми и инверсными выходами регистров 3, а их управл ющие входы соединены с выходами регистров 2 и 5. Кроме того, управл ющие входы выдачи инверсных кодов регистров соединены со входами переносов в младший разр д сумматора 9, выходы трех старших разр дов которого подключены ко входам формировател  цифры 4-, а управл ющие входы регистра 10 св заны с тактирующей шиной 6. Устройство работает следующим образом . В исходном состо нии в каждом р-ом су1иматоре 1 записйн коэффициент А2(5-р; , начина  с третьего разр да, если сумматор 1 одновходовой, и с 2(f+1)-ro разр да, если сумматор Ifвходовой , в каждом р-ом регистре 2 записан коэффициент A2(SP)+-1 t в каж -ый регистр 3 занесено число к , в регистры 5 записаны нули. В каждом i-ом цикле вычислени  цифра, записанна  в старшем разр де р+2-го регистра 2, и цифра промежуточного результата, записанна  в р-м регистре 5, управл ют типом операции , выполн емой сумматором 1, таким образом, что к его содержимомуприбавл етс  код регистра 3f+l, если в регистре 5 записана плюс единица или из его содержимого вычитаетс  код регистра 3f+l, если в регистре 5 записана минус единица. Аналогичным образом цифра, записанна  в старшем разр де регистра 2, управл ет прибавлением или вычитанием кода регистра 3. В результате анализа трех старших разр дов -го сумматора 1 р+2 -ый формирователь цифр 4 формирует очередную цифру промежуточного результата. Эта цифра равна ,плюс единице, если содержимое трех старших разр дов сумматора 1 равно 001 или 010, минус единице - если содержимое трех старших разр дов равно 110 или 101, нулю - в остальных случа х . Затем по сигналу в тактирующей .шине 6 происходит сдвиг влево на оди разр д содержимого регистров 2 и сум маторов 1, причем содержимое третьего разр да каждого сумматора 1 при сдвиге заноситс  не только во второй разр д, но и в первый, а на первые S 1 регистров 5 принимаютс  коды цифр промежуточных результатов,сформированные соответствующими формировател ми цифр 4. Код цифры окончательного результата, сформированный 5-ым формирователем цифры 4, принимаетс  на S-ый регистр 5 и поступает на выходную шину 7. Дл  получени  результата с точностью до п разр дов после зап той необходимо выполни 2 logn(g+1)+n циклов вычислени . Предлагаемое устройство позвол ет вычисл ть значение многочлена с точностью до п цифр после зап той за вр м ... (1На.1:ч))() Следовательно, предлагаемое устро ство превосходит по быстродействию известное в (+)+п Например, при разр дности п 32 предлагаемое устройство позвол ет вы числ ть многочлен 3-ей степени в 2,67 раз быстрее известного, 7-ой степени - в 5,.89 раз, 15-ой степени-, в 12 раз быстрее. Формула изобретени  Устройство дл  вычислени  многоЧ 1 членов видаСА.-Х , содержащее регистр. операнда X, выход которого соединен c первыми информационными входами накапливающих сумматоров, входы сдвига которых соединены с тактирующей шиной устройства, отличающее;С   тем, что, с целью повышени  iбыстродействи , в устройство введены I регистры цифр, формирователи цифр, сдвиговые регистры коэффициентов А,-, соединенные выходами с -первыми управл ющими входами соответствующих накапливающих .сумматоров и регистры операндов 1,2...), выходы каждого из которых соединены с ( +1 ) -м информационным входом каждого 2 j-ro (j 1,2...) накапливающего сумматора, причем вход j-ro формировател  цифры соединен с выхо|;ом J-ro накапливаю ,щего сумматора, а выход - со входом j-ro регистра цифры, выход которого подключен к (f+l)-My управл ющему °Т i°eo If M ( 2 + j)-ro накапливающего сумматора, тактирующа  шина устройства соединена со входами сдвига сдвиговых регистров . коэффициентов A.J и входами приема кода регистров цифр, а выходна  шина устройства соединена с выходом последнего регистра цифры. 11сточники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР №170218, кл. G 06 F 15/00, 1964.
2. 2.Патент США № 3740722, кл. 340-172.5, 1973.
3. 3.Авторское свидетельство СССР 451088, кл. G 06 F 15/20, 1972 (прототип).