SU805304A1 - Устройство дл вычислени сумм произведений - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СУММ ПРОИЗВЕДЕНИЙ

1

Изобретение относитс  к цифровой вычислительной технике и может быть использовано при построении специализированных вычислительных устройств.

Известно устройство дл  вычислени  сумм произведений, содержащее регистры множимого и множител , сумматор и матрицу модулей, выход которой соединен со входом сумматора, а входы подключены к выходам регистров tlj .

Недостаток: этого устройства - большое количество оборудовани . Кроме того, данное устройство предназначено дл  вычислени  суммы произ ведений только положительных чисел.

Наиболее близким к изобретению по технической сущности  вл етс  устройство дл  вычислени  сумм произведений , содержащее первый и второй сумматоры , входы которых  вл ютс  входами первого и второго множимых, регистры суммы и разности, входы которых подключены к выходам первого и второго сумматоров, блоки вычислени  произведений, св занных своими входами с выходами блока хранени  признаков первого и второго множителей, ВХО.ЦЫ которого соединены с выходами блока формировани  признаков первого и второго множителе.й, два многовходовых сумматора, регистры з держки , третий и четвертый сумматоры, входы которых подключены к выходам блоков вычислени  произведений. Это устройство работает в избыточной двоичной системе счислени  и выдает результаты вычислени  последовательным кодом, начина  со старшего разр да,

0 непосредственно в процессе вычислени , что -Обеспечивает ее высокое быстродействие 12 .

Недостатками данного устройства  вл ютс  вычисление суммы и разнос5 ти только двух произведений и большие аппаратурные затраты.

Цель изобретени  - упрощение устройства и повышение функциональных возможностей.

0

Дл  достижени  этой цели в устройство , содержащее первый и второй сумматоры , входы которых  вл ютс  входами соответственно первого и второго множимых устройств, а выходы соответ5 ственно подключены ко входам регистра суммы и разности, мнОговходовой сумматор , введены регистры множителей, ксэммутатор и регистр хранени  результата , причем входы первого и второго 0 регистров множителей  вл ютс  входами соответственно первого и второго Множителей устройства, а выходы регистров множителей подключена к упра л ющим входам коммутатора, информационными входами подключенного к выходам регистров сумгФ и разности, а выходами - к первой группе входов многовходового сумматора, втора  группа входов которого подключена к выходу старшего разр да регистра хра нени  результата, вход младшего разр да которого соединен с выходом мно говходового сумматора, На чертеже представлена структурна  схема устройства дл  вычислени  произведений. . Схема содержит вход 1 первого мно жимого, вход 2 второго множимого, первый 3 и второй 4 сумматоры, регистр 5 суммы, регистр 6 разности, коммутатор 7, входы 8 и 9 первого и второго множителей, регистры 10 и 11 множителей, многовходовой сумматор 12, регистр 13 хранени  резуль тата и выход 14 устройства. Входы 1 и 2 устройства подключены к входам первого 3 и .второго 4 сумматоров , выходы которых соединены с входами соответственно регистра 5 су мы и регистра б разности, подключенных к информационным входам коммутатора 7, Входы 8 и 9 устройства под ключены к входам регистров 10 и 11 множителей, выходы разр дов которых подключены к управл ющим входам коммутатора 7. Перва  группа входов мно говходового сумматора 12 подключена к выходам коммутатора /, а втора  группа входов - к выходу старшего разр да .регистра 13 хранени  результ тов, вход младшего разр да которого соединен с выходом многовходового сумматора 12. Вычисление суммы произведений в каждом цикле производитс  по следую щему алгоритму Z АС + BD , где А и В - множимыеj выраженные цифрами 1,0,1; С и D - множител и, выраженные . цифрами I, t. Так как каждый разр д множителей иожет принимать только значени  Т или I, то текуща  сумма произведений Z может быть получена путем фор 4иpoвaни  суммы или разности множимы R А - В S А - 8 Значени  первого и второго множи Nttux подаютс  поразр дно, начина  со старшего разр да, по входам 1 и 2 в сумматоры 3 и 4, которые работают в избыточной двоичной .системе счислен В сумматоре 3 образуетс  сумма 5 мн жимых, котора  заноситс  в регистр 5 суммы, а в сумматоре 4 образуетс  разность R множимых, котора  заноси с  в регистр б разности. В каждом такте работы устройства информаци  в регистрах 5 и б сдвигаетс  на один разр д. Одновременно в регистры 10 и 11 по входам 8 и 9 поразр дно, начина  со старшего п-го разр да, подаютс  значени  множителей, которые занос тс  в k-e (k n,n-11) разр ды регистров . В соответствии со значени ми k-x разр дов множителей С и О, поступающих с выходов k-x разр дов регистров 10 и 11 на управл ющие входы коммутатора , на выходе коммутатора 7 выдаютс  сумма или разность соответствующих J-X (j m,m-l,...,1) разр дов множимых А и В. Так как значени  суммы, и разности множимых подаютс  на информационные входы коммутатора по положительным (S и R) и отрицательным (5 и R) шинам, то отрицательные значени  суммы и разности Множимых получают путем взаимной--перестановки положительных и отрицательных шин на входах коммутатора. Полученные значени  сумм произведений J-X разр дов множимых на k-e разр ды множителей с выходов коммутатора 7 подаютс  на 2h входов многовходового сумматора 12, работающего в избыточной системе счислени . Одновременно на входы этого же сумматора с выхода регистра 13 хранени  результата подаетс  значение соответствующего частичного результата, который был получен в предьвдущем цикле вычислений . в первом такте в п-й разр д регистров 10 и 11 множителей запишутс  значени  старших п-х разр дов множителей , а в первые разр ды регистров 5 и 6 запишутс  значени  суммы 5 и разности RIY, старших т-х разр дов множимых выхоцов сумматоров 3 и 4. Значени  п-х разр дов регистров множителей и полученные значени  сумр/и S и разности К поступают в коммутатор 7. На первой группе выходов коммутатора 7 получим сукнчу произведений т-х разр дов множимых на п-ые разр ды множителей, котора  подаетс  на первую пару входов многовходового сумматора 12. Во втором такте работы устройства в (п-1)-й разр д регистров 10 и 11 множителей запишутс  значени  i;n-J)-x разр дов множителей, а в первые разр ды регистров 5 и 6 запишутс  значени  cyMivffij S и разности R, (m-t)-x разр дов множимых. Во вторые разр ды регистров 5 и б запишутс  значени  сулшы и разности т-х разр дов множимых. В коммутатор 7 во втором такте поступают значени  п-го и (n-l)-ro разр дов регистров 10 и 11 множителей, зиачени.а сумм S и Srvi- i и значени  разностей R и R с выходов соответственно второго и первого разр дов регистров 5 и 6. На первой группе выходов коммутатора по

Claims (2)

1. Формула изобретения

   Устройство для вычисления сумм произведений, содержащее первый и второй сумматоры, входы которых являются входами соответственно пер15 вого и второго множимых устройств, а выходы соответственно подключены ко входам регистра суммы и регистра разности, и многовходовой сумматор, отличающееся тем, что,
2. 2Q с целью упрощения устройства и расширения функциональных возможностей за счет вычисления суммы двух пар произведений, в него введены регистры множителей, коммутатор и регистр хранения результата, причем входы первого и второго регистров множителей являются входами соответственно первого и второго множителей устройства, а выходы регистров множителей подключены к управляющим входам ком30 мутатора, информационные входы которого подключены к выходам регистров суммы и разности, а выходы — к первой группе входов многовходового сумматора, второй вход которого подключен 35 к старшему разряду регистра хранения результата, а выход — ко входу младшего разряда регистра хранения результата .