SU999043A1 - Устройство дл умножени - Google Patents
Устройство дл умножени Download PDFInfo
- Publication number
- SU999043A1 SU999043A1 SU813313680A SU3313680A SU999043A1 SU 999043 A1 SU999043 A1 SU 999043A1 SU 813313680 A SU813313680 A SU 813313680A SU 3313680 A SU3313680 A SU 3313680A SU 999043 A1 SU999043 A1 SU 999043A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- outputs
- inputs
- adder
- multiplier
- block
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
(Б) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ
1
Изобретение относитс к цифровой вычислительной технике и может быть ;использовано при построении специализированных вычислительных устройств .
Известно устройство дл умножени , содержащее регистры, сумматор, матрицу модулей и блок анализа Г1 .
Известно также устройство дл умножени , содержащее регистры множимого i и множител , сумматор, матрицу модулей сложени , блок анализа знака, блок элементов И и (улок элементов 2И-ИЛИ 2.
Недостатком известных устройств вл етс их невысокое быстродействие, которое св зано с невозможностью получени результата старшими разр дами вперед.
Наиболее близким к предлагаемому вл етс устройство, дл умножени , содержащее регистр множител , блок элементов И, блок анализа знаков, коммутатор, сумматор в избыточной
ДВОИЧНОЙ системе счислени JM регргстр результата, причем выходы регистра множител соединены соответственно с первой группой входов блока элементов И, выход блока анализа знаков соединен с управл ющим входом коммутатора , выходы которого соответственно соединены с входами сумматора в избыточной двоичной системе счислени Сз
to
Недостатком устройства вл ютс большие затраты оборудовани , обуг словленные наличием регистра множимого , двух регистров результата и многовходового . последовательного суммато15 ра в избыточной системе счислени .
Цель изобретени - упрощение устройства .
Эта цепь достигаетс тем, что в 20 устройство дл умножени ,содержащеерегистр множител , блок элементов И, блок анализа знаков, коммутатор, сумматор в избыточной двоичной системе счислени и регистр результата, причем выходы регистра множител соеди йены соответственно с первой группо . входов блока Элементов И,выход блока анализа знаков соединен с управл ющим входом коммутатора, выходы кото рого соответственно соединены с входами сумматора в избыточной системе счислени , введен комбинационный сумматор, причем шина множимого сое .динена со второй группой входов блока элементов И, выходы которого соответственно соединены с первой группой входов комбинационного сум ,матора, ,.. . ,п )-ые разр ды вто- . рой группы входов комбинационного сумматора соответственно соединены с выходами (п-1)младших разр дов регистра результата, входы которого соответственно соединены с информационными выходами комбинационного сумматора, выход переноса которого соединен с первым информационным входом коммутатора, выход старшего разр да регистра результата соединен со вторым информационным входом коммутатора, а выходы сумматора в избыточной двоичной системе счислени вл ютс выходами устройства. На чертеже приведена структурна схема устройства дл умножени , Устройство содержит шину 1 множител , регистр 2 множимого, блок 3 элементов И, шину i множимого, комбинационный сумматор 5, входы 6 и 7 знаков множител и множимого, соответственно , блок 8 анализа знаков, коммутатор 9, регистр 10 результата сумматор 11 в избыточной двоичной системе счислени , выходы 12 и 13 результата, причем выходы регистра 2 множител соединены соответственно с первой группой входов блока 3 эле ментов И, шина множимого соединена со второй группой входов блока 3 элементов И, выходы которого соотве ственно соединены с первой группой входов комбинационного сумматора 5 (2,... ,п)-ные разр дывторой группы входов комбинационного сумматора 5 соответственно соединены с выходами (n-l) младших разр дов регистра 10 результата, входы которого соответ ственно соединены с информационными выходами комбинационного сумматора выход переноса которого соединен с первым информационным входом комМутатора 9 выход старшего разр да регистра 10 результата соединен со вторым информационным входом коммутатора 9, управл ющий вход которого соединен с выходом блока 8 анализа знаков, а выходы соответственно соединены с входами сумматора 11 в избыточной двоичной системе счислени , выходы 12 и 13 которого вл ютс выходами устройства. Устройство дл умножени работает следующим образом. В начале цикла умножени регистр 10 результата устанавливаетс в нулевое состо ние, а в регистр 2 множител с шины 1 множител заноситс . значение множител параллельным двоичным кодом. С входов 6 и 7 в блок 8 анализа знака подаютс значени знаков множител и множимого. Значение произведени знаков множимого и множител с выхода блока 8 анализа знака подаетс на управл ющий вход коммутатора 9- В каждом i-м (,2, ...,N) такте работы устройства шину k множимого значение i-ro разр да множимого, начина со старшего разр да , подаетс на вторую группу вхо7 дов блока 3 элементов И, который осуществл ет перемножение i-ro разр да множимого на п разр дов множител . Результат i-ro такта перемножени с выходов элементов И блока 3 элементов И подаетс на первую группу входов комбинационного сумматора 5, на вторую группу входов которого со второго по п-й разр ды с выходов регистра 10 результата подаютс значени (п-1) младших разр дов (i-l)-ro час у чного результата, полученного предыдущим (i-l)-M тактом работы. Значение п разр дов i-ro частичного результата занос тс в регистр 10 результата с информационных выходов комбинационного сумматора 5- Значение (п+1)-го разр да i-ro частичного результата с выхода переноса комбинационного сумматора 5 и значение п-го разр да (|-1)то частичного результата с выхода старшего п-го разр да регистра 10 результата через коммутатор 9 подаютс на положительное или отрицательные входы сумматора 11 в избыточной двоичной системе счислени . С выходов сумматора 11 на выходы 12 и 13 устройства выдаетс результат перемножени последовательным кодом в избыточной двоичной системе счислени старшими разр дами вперед. Число тактов работы устройства определ етс числом разр дов множимого и необходимой точности вычислени .
Таким образом, за счет введени комбинационного п-разр дного сумма:тора достигаетс упрощение устройства , так как отсутствуют регистр множимого и многовходовой последователь ный сумматор в избыточной двоичной системе счислени , упроститс коммутатор и используетс только один регистр результата.
Claims (2)
1.Авторское, свидетельство СССР № , кл. G 06 F 7/52, 1975.
2.Авторское свидетельство СССР №550637, кл. G 06 F 7/52, 19753 .Авторское свидетельство СССР
fP 860062, кл. G 06 F , 1980 (прототип ).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813313680A SU999043A1 (ru) | 1981-07-06 | 1981-07-06 | Устройство дл умножени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813313680A SU999043A1 (ru) | 1981-07-06 | 1981-07-06 | Устройство дл умножени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU999043A1 true SU999043A1 (ru) | 1983-02-23 |
Family
ID=20967746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813313680A SU999043A1 (ru) | 1981-07-06 | 1981-07-06 | Устройство дл умножени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU999043A1 (ru) |
-
1981
- 1981-07-06 SU SU813313680A patent/SU999043A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU999043A1 (ru) | Устройство дл умножени | |
SU1583935A1 (ru) | Устройство дл умножени на коэффициент | |
SU991414A1 (ru) | Устройство дл умножени | |
SU1005035A1 (ru) | Устройство дл умножени | |
SU1024906A1 (ru) | Устройство дл умножени | |
SU690477A1 (ru) | Цифровое устройство ограничени числа по модулю | |
SU734683A1 (ru) | Устройство дл умножени п-разр дных чисел | |
SU898425A1 (ru) | Устройство дл делени | |
SU997030A1 (ru) | Вычислительное устройство | |
SU561963A2 (ru) | Устройство дл вычислени сумм произведений | |
SU1410024A1 (ru) | Устройство дл умножени | |
SU1013946A1 (ru) | Устройство дл умножени | |
SU860062A1 (ru) | Устройство дл умножени | |
SU1290299A1 (ru) | Арифметическое устройство | |
SU1179322A1 (ru) | Устройство дл умножени двух чисел | |
SU542993A1 (ru) | Арифметическое устройство | |
SU938280A1 (ru) | Устройство дл сравнени чисел | |
SU849206A2 (ru) | Арифметическое устройство | |
SU656056A1 (ru) | Устройство дл возведени в степень | |
SU805304A1 (ru) | Устройство дл вычислени сумм произведений | |
SU1185328A1 (ru) | Устройство дл умножени | |
SU1291973A1 (ru) | Устройство дл делени | |
SU815726A1 (ru) | Цифровой интегратор | |
SU1020818A1 (ru) | Устройство дл вычислени сумм произведений | |
SU1462296A1 (ru) | Конвейерное устройство дл делени итерационного типа |