SU860062A1 - Устройство дл умножени - Google Patents
Устройство дл умножени Download PDFInfo
- Publication number
- SU860062A1 SU860062A1 SU782672061A SU2672061A SU860062A1 SU 860062 A1 SU860062 A1 SU 860062A1 SU 782672061 A SU782672061 A SU 782672061A SU 2672061 A SU2672061 A SU 2672061A SU 860062 A1 SU860062 A1 SU 860062A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- adder
- elements
- multiplication
- Prior art date
Links
Landscapes
- Processing Of Solid Wastes (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ
1
Иэобретеиие относитс к цифровой вычислительной технике и может Gttib . использовано при построении специал91зированных устройств.
Известно устройство дл умножени , содержащее регистры множимого и множител , сумматор и матрицу модулей, выход которой соединен со входом сумматора , а входы подключены к клсодам регистров Ul .
Недостаток этого устройства - малое быстродействие.
Более высоким быстродействием обладает устройство, содержгщее регистры , сумматор, матрицу модулей и блок анализа 2.
Однако данное устройство предназначено дл вычислени произведений положительных чисел.
№1иболее близким к предлагаемому вл етс устройство щ умножени , содержащее регистры множимого и множител , сумматор, матрицу модулей сложени , блок анализа знака, блоки , элементов И и блок элементов 2И-ИЛИ. Выходы матрищ модулей сложени соединены с первыми входами сумматора, а первые входы - с пр мыми выходами регистра множимого. Информационные входыблока элементов 2И-ИЛИ соединены с пр мыми- и инверсными выходакш регистра множител , а выходы соединены со вторыми входами- матрицы модулей сложени , третьи входы которой подключены к выходам первого блока элементов И, информационные входа КОТ01ЯЛХ сое юнены с пр мьчда выходами регистра кшожимого, подключенного инверсными выходами к информационto ным входам второго блока элементов И, Подключенных выходами ко вторим входам сумматора. Входы блока анализа знака соединены с выходами знаковых разр дов регистров, а выход
15 подключен к управл ющим входам первого и второго блоков элементов И, блока элементов 2И-ИЛИ и ко входам знакового, дополнительных и младшего разр дов сумматора f3 .
20
Недостаток этого устройства - невысокое быстродействие, которое св зано с невозможностью получени результата старшими разр дгши вперед (вначале вычисл ютс значени мпад25 ших раэр дов результата).
Цель изобретени - повьниение быстродействи .
Поставленна цель достигаетс тем, что в устройство, содержащее
Claims (1)
1. Авторское свидетельство СССР 480077, кл. G 06 F 7/52, 1973.
свидетельство СССР 06 F 7/52, 191.
свидетельство СССР 06 F 7/52, 1977
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU782672061A SU860062A1 (ru) | 1978-10-11 | 1978-10-11 | Устройство дл умножени |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU782672061A SU860062A1 (ru) | 1978-10-11 | 1978-10-11 | Устройство дл умножени |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU860062A1 true SU860062A1 (ru) | 1981-08-30 |
Family
ID=20788512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU782672061A SU860062A1 (ru) | 1978-10-11 | 1978-10-11 | Устройство дл умножени |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU860062A1 (ru) |
-
1978
- 1978-10-11 SU SU782672061A patent/SU860062A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0351242A3 (en) | Floating point arithmetic units | |
| JPS6478323A (en) | Arithmetic unit for trigonometric function using pseudo division system | |
| SU860062A1 (ru) | Устройство дл умножени | |
| SU974369A1 (ru) | Устройство дл умножени | |
| SU999043A1 (ru) | Устройство дл умножени | |
| SU627474A1 (ru) | Устройство дл умножени | |
| SU550637A1 (ru) | Устройство дл вычислени сумм произведений | |
| SU732869A1 (ru) | Устройство дл умножени | |
| SU997034A1 (ru) | Устройство дл вычислени квадратного корн из суммы квадратов двух чисел | |
| SU748412A1 (ru) | Устройство дл умножени двоичных чисел | |
| JPS5595148A (en) | Binary arithmetic circuit | |
| SU675422A1 (ru) | Устройство дл умножени | |
| SU711570A1 (ru) | Арифметическое устройство | |
| SU690477A1 (ru) | Цифровое устройство ограничени числа по модулю | |
| SU934480A1 (ru) | Устройство дл вычислени значени полинома | |
| SU625205A1 (ru) | Устройство дл формировани сквозного переноса в паралленом сумматоре | |
| SU744563A1 (ru) | Устройство дл умножени | |
| SU542993A1 (ru) | Арифметическое устройство | |
| SU1076902A1 (ru) | Матричное устройство дл умножени | |
| SU650072A1 (ru) | Арифметическое устройство | |
| SU446058A1 (ru) | Устройство дл ускоренного делени | |
| SU1583935A1 (ru) | Устройство дл умножени на коэффициент | |
| SU788106A1 (ru) | Квадратор | |
| SU570054A1 (ru) | Устройство дл делени | |
| SU752334A1 (ru) | Устройство дл возведени в степень |