SU550637A1

SU550637A1 - Устройство дл вычислени сумм произведений

Info

Publication number: SU550637A1
Application number: SU2188729A
Authority: SU
Inventors: Борис Николаевич Малиновский; Виталий Петрович Боюн; Леонид Григорьевич Козлов; Юрий Андреевич Сабельников
Original assignee: Ордена Ленина Институт Кибернетики Ан Украинской Сср
Priority date: 1975-11-10
Filing date: 1975-11-10
Publication date: 1977-03-15

Description

Изобретение относитс к вычислительной технике и может быть использоваио при построении различных специализированных вычислительных устройств и машин.

Известны устройства умножени , состо щие из трех регистров и системы функциональных сумматоров, соединенных по матричной схеме 1, 2). При вычислении суммы парных произведений в известных устройствах необходимо вместо третьего регистра использовать сумматор. При этом врем вычислени суммы k парных произведений га-разр дных чисел можно представить в виде

Т сум. + ( + 1) сум. (4 /г + 4 + /в) X Х(«-1)+(А- 1)сум. ,

где /сум - врем суммировани двух 2«-разр дных чисел;

/а - врем суммироваии на однозначном сумматоре;

/ь - врем прохождени сигнала через элемент И.

Однако известные устройства имеют низкое быстродействие, обусловленное временем распространени сигнала переноса ио длинной цепочке сумматоров (вдоль строкп н столбца матрицы). Наиболее близким к изобретению по технической сущности вл етс устройство дл вычислени сумм произведений, содержащее регистры множимого и множител , сумматор и матрицу модулей сложени , выходы которой соедииены с первыми входами сумматора , а первые входы матрицы модулей сложеии соединены с пр мыми выходами регистра множимого 3. Это устройство предназиачеио дл вычислени суммы произведений только положительных чисел. В широком же классе задач, в частности при решении системы линейных алгебраических уравиеппй, возникает необходимость в перемножении матриц , элементы которых - числа с различными знаками. Целью изобретени вл етс расширение

класса решаемых задач. В описываемом устройстве это достигаетс тем, что оио содержит блок анализа знака, блоки элементов «И и блок элементов «2И-ИЛИ, информациоиные входы которого соединены с пр мыми и пнверсными выходами регистра множител , а выходы соединены со вторыми входами матрицы модулей сложени , третьи входы которой иодключены к выходам иервого блока элементов «И, информационные входы которых соединены с пр мыми выходами регистра множимого, подключенного инверсными выходами к информационным входам второго блока элементов «И, подключенных выходами ко вторым входам сумматора, входы блока

анализа знака соедииены с выходами знаковых разр дов регистров множимого и множител , а выход подключен к управл ющим входам первого и второго блоков элементов «И, блока элементов «2И-ИЛИ и ко входам знакового , дополнительных и младшего разр дов сумматора.

На фиг. 1 приведена схема описываемого устройства; на фиг. 2 - схема модул сложени .

Устройство содержит регистр множимого 1, регистр множител 2, матрицу модулей сложени 3, сумматор 4, первый блок элементов «И 5, блок элементов «2И-ИЛИ 6, второй блок элементов «И 7 и блок анализа знака 8; 9 - выходы сумматора 4; 10 - выходы матрицы модулей сложени 3. Сумматор 4 содержит основных, Iog2 дополнительных и знаковый разр ды. Первые входы матрицы модулей сложени 3 соединены с пр мыми выходами регистра множимого 1, вторые входы - подключены к выходам блока элементов «2И-ИЛИ 6, входы которого соединены с пр мыми и инверсными выходами регистра множител 2. Выходы матрицы модулей сложени 3 соединены с первыми входами сумматора 4, вторые входы которого соединены с выходами блока элементов «И 7, информационные входы которого подключены к инверсным выходам регистра множимого 1. Третьи входы матрицы модулей сложени 3 соединены с выходами блока элементов «И 5, информационные входы которого соединены с пр мыми выходами регистра множимого 1. Выходы знаковых разр дов регистров множпмого 1 и множител 2 соединены со входами блока анализа знака 8, выход которого подключен к управл ющим входам блока элементов «2И-ИЛИ 6, первого блока элементов «И 5, второго блока элементов «И 7, а также ко входу знакового, дополнительных и младщего разр дов сумматора 4.

В каждом такте в регистры множимого 1 множител 2 поступает очередна пара чисел, заданна в пр мом коде. Перемножение чисел в матрице модулей сложени 3 производитс в дополнительных кодах. При этом производитс замена знаков сомножителей так, чтобы знак множимого оставалс всегда положительным . Возможность преобразовани вытекает из утверждени - знак результата не измен етс при одновременной замене знаков сомножителей. Это преобразование производит блок анализа знака 8, на выходе которого в зависимости от знака множимого формируетс пр мой или обратный знак множител . В зависимости от сформированного знака множител на первые входы матрицы модулей сложени 3 поступает множимое с пр мых выходов регистра множимого 1, на вторые входы матрицы модулей сложени 3 через блок элементов «2И-ИЛИ 6 подаетс пр мой или обратный код с регистра множител 2, через первый блок элементов «И 5 в младщие разр ды произведени добавл етс множимое , а через второй блок элементов «И 7

производитс корректировка результата в сумматоре 4. Первые входы сумматора 4 соединены с выходами матрицы модулей сложени 3, на вторые входы сумматора 4 под управлением преобразовапного знака множител подаетс обратный код регистра множимого 1, а в младщий, знаковый и дополнительный разр ды добавл ютс единицы. Дополнительные разр ды в сумматор введены на случай переполнени результата, который получаетс на выходе сумматора 4 в дополнительном коде.

Врем получени суммы k парных произведений равно (k+mi+m -i-l) тактов, где mi

равно 2п нулевых тактов дл выхода результата из матрицы модулей сложени 13 и /Пг равно (n-}-L) тактов дл суммировани переносов в сумматоре 4 (L - число дополнительных разр дов).

Схема модул сложени , представленна на фиг. 2, содержит: 11 - одноразр дный умножитель; 12 - одноразр дный сумматор на три входа; 13 - регистр суммы; 14 - регистр переноса; 15 и 16 - входы умножител ; 17 и

18 - входы сложени сумматора 12; 19 - выход регистра суммы 13; 20 - выход регистра переноса 14.

Таким образом, за счет введени в устрой-. ство блока анализа 8, блока элементов

«2И-ИЛИ 6 и блоков элементов «И 5 и 7 с соответствующими св з ми, достигаетс положительный эффект - расширение класса решаемых задач, так как в р де практических задач необходимо вычисл ть сумму произведений как положительных, так и отрицательных чисел.

Claims

Формула изобретени

Устройство дл вычислени сумм произведений , содержащее регистры множимого и множител , сумматор и матрицу модулей сложени , выходы которой соединены с первыми

входами сзмматора, а первые входы матрицы модулей сложени соединены с пр мыми выходами регистра множимого, отличающеес тем, что, с целью расширени класса рещаемых задач, оно содержит блок анализа знака,

блоки элементов «И и блок элементов «2И-ИЛИ, информационные входы которого соединены с пр мыми и инверсными выходами регистра множител , а выходы соединены со вторыми входами матрицы модулей сложени , третьи входы которой подключены к выходам первого блока элементов «И, информационные входы которых соединены с пр мыми выходами регистра множимого, подключенного инверсными выходами к информационным входам второго блока элементов «И, подключенных выходами ко вторым входам сумматора, входы блока анализа знака соединены с выходами знаковых разр дов регистров множимого и множител , а выход

подключен к управл ющим входам первого и второго блоков элементов «И, блока элементов «2И-ИЛИ и ко входам знакового, дополнительных и младшего разр дов сумматора. Источники информации, прин тые во внимание при экспертизе: 1. Хетагуров Л. Я. и др. Основы инженеркого проектировани УЦВМ. М., Сов. радио, 1972, с. 136.
2.Карцев М. А. Арифметика цифровых машин . М., Наука, с. 438, рис. 4-9.
3.Авторское свидетельство СССР №480077, М. Кл. G 06F 7/52, 21.08.73.

ФигЛ

J3