SU798824A1 - Арифметическое устройство - Google Patents

Description

f

Изобретение относитс  к цифровой вычислительной технике и может примен тьс  в цифровых вычислительных MeUiiHHcix дл  вычисленл  элементарных функций.

Известны арифметические устройства , предназначенные дл  решени  задач , содержащих элементарные функции I содержащие регистры, блоки сдвига, сумматоры 1 и 2.

Недостаток-устройств - низкое быстродействие при вычислении функций 1 fa , 5 Re-inavctaVx .и 4 RcosaiV4itc /x, где x, ,КиЧ аргументы; f, f, f, 4 - значени  функций.

; Наиболее близким по технической сущности к предлагаемому  вл етс  арифметическое устройство, содержащее первый , второй и третий регистр блок сдвига, сумматор, причем выход первого регистра подключен к первому входу второго регистра, выход которого подключен ко входу блока сдвига , первый, второй и третий входы сумматора подключены, соответственно , к выходам второго регистра, блока сдвига и третьего регистра, выходы сумматора подключены к первым входам первого и третьего регистров,

соответственно, вторые входы первого , второго и третьего регистров и управл ющий вход сумматора соединены первым, вторым, третьим и четвертым входами устройства, соответственно , а выходы первого, второго и третьего регистров соединены, соответственно , с первым, вторым и третьим выходами устройства 2.

0

Одним из этапов вычислени   вл етс  умножение аргумента R на посто нный коэффициент .

Т 1/k i/ ;Vbi:2 r:j(), (1) ТДе i 0,1-n-l, где n - разр дность,

,1} - цифры коэффициента Т f

5 представленного произведением вида (1), путем реализации выражений

.

0

U1

V s

+ 1- it-f )

25 где i OTl-n-l, с начальными уелоВИЯМИ 4(1 R , :)оИ XQ - произвольные числа, и конечными результатги«1

Claims (3)

1. и и- h Первый регистр предназначен дл  30 хранени  величины ., , первоначально . равной произвольному числу, второй регистр предназначен дл  хранени  величины -J , первоначсшьно равной R третий регистр предназначен дл  хра нени  величины х, первоначально равной произвольному числу. Устройство работает на данном эт пе вычислени  функций циклически (к да  итераци  состоит из двух тактов Устройство работает следующим об разом на i-ой итерации. В первом такте величины постулает из второго регистра на первые входы cyiviMaTopa и на вход блока сдви га, где сдвигаетс  на i-разр дов вправо, т.е. на выходах сдвига образуетс  величина , котора  поступает на вторые входы сумматора . В зависимости от значени  величины , поступившей на управл ющий вход сумматора, в сумматоре происходит операци  сложени  (вычитани ) прступивших в него величин Ч к j -1- , т.е. на выходах сумматора образуетс  величина , В конце первого такта величина передаетс  из сумматора в первый ре гистр и одновременно - в третий регистр . Во втором такте величина . пе даетс  из первого регистра во второй регистр, т.е. .( - м . . После пкратного повторени  итераций в первом , втором и третьем регистрах образуютс  результаты , -).v -2Гft Heдocтaтoк устройства - низкое быстродействие, обусловленное после довательным выполнением первого и второго тактов при умножении аргумента R на посто нный коэффициент. Цель изобретени  - увеличение быстродействи  арифметического устройства . Поставленна  цель достигаетс  те что в арифметическом .устройстве, содержсцдем первый, второй и третий регистры, блок сдвига, сумматор, пр чем выход первого регистра подключе к входу второго регистра, выход которого подключен ко входу блока сдв га, первый, второй и третий входы сумматора подключены, соответственн невыходам второпо регистра, блока сдвига и третьего регистра. Выход с мматора подключен ко входам перво qp .и третьего регистров, соответственно , вторые входы первого, второг и третьего регистров и управл ющий вход сумматора соединены с первым, вторым, третьим и четвертым входами устройства, соответственно, а выход первого, второго и третьего регистров соединены, соответственно, с первым, вторым и третьим выходами устройства, дополнительно выход сум матора подключен к .третьему входу второго регистра. На чертеже показана блок-схема арифметического устройства. Арифметическое устройство содержит первый 1,второй 2 и третий 3 регистры , соответственно,блок 4 сдвига,сумматор 5, первый 6, второй 7, третий 8 и четвертый 9 входы устройства, соответственно, выходы устройства 10-12, J Предлагаемое устройство вычисл ет значени  элементраных функций f Rs-fn f2 RC094, flk.R9iy,. V/X, 4 Rcosa x:tt V /x, где x, -j, R и If- аргументы; f,f,,f и 4 - значени  функций по сшгоритму цифра за цифрой . Одним из зтапов вычислени  указанных функций  вл етс  умножение аргумента R на посто нный коэффициент у--1/кн/гп-Л72 --Пи- 2-),: (3) где ,l-n-l, где п - разр дность; . цифры коэффициента у , представленного произведением вида (3), путем реализации выражений i-t-i i4-t 41 где ,l-n-l , с начальными услови ми -jQiR, VQ Хо произвольные числа и конечными результатами ; h- ;i 4--TR. Первый 1 регистр предназначен дл  хранени  величины I,- , первоначально равной произвольному числу, второй 2 регистр предназначен дл  хранени  величины , первоначально равной R, третий 3 репютр предназначен дл  хранени  величины х, первоначально равной произвольнсаду числу. Устройство работает на данном этапе вычислени  фун.кций циклически (каикда  итераци  состоит из одного такта). Устройство работает следующим образом на 1-ой итерации. Величина Ч: поступает из второго 2 регистра на первые входы сумматора 5 и на входы блока 4 сдвига, где сдвигаетс  на 1-раэр дов вправо, Т.е. на выходах блока 4 сдвига образуетс  величина а, котора  поступает на вторые входы сумматора 5. В зависимости от значени  величины , поступившей на управл ющий вход 9 сумматора 5, в сумматоре 5 происходит операци  сложени  (вычитани ) поступивших в него величин Ч иЧ , т.е. на выходах суммато-: ра 5 образуетс  величин .,-
2. 2. В конце 1-ой итерации величина J 4 передаетс  из сумматора 5 одновременно в первый 1 регистр, во второй 2 регистр и в третий регистр
3. 3. После n-кратного повторени  итера ций в первом 1 регистре, во втором 2 регистре и в третьем 3 регистре образуютс  результаты -Хи-Т Входы устройства 6-8 используютс  дл  установки начальных значений регистров 1-3, соответственно, а выходы устройства 10-12 - дл  вывода конечных результатов вычислени . Эффективность изойретени  - увеличение быстродействи  арифметического устройства при реализации этапа умножени  аргумента R на коэффициент Tf за счет совместного выполнени  операций первого и второго тактов на каждой из п-исполн емых итераций. Формула изобретени  Арифметическое устройство, содер жащее первый, второй и третий регисТ блок сдвига, сумматор, причем выход первого регистра подключен ко входу второго регистра, выход которого под ключен ко входу блока сдвига, первый второй и третий входы сумматора подключены , соответственно, к выходам второго регистра, блока сдвига и

   бои третьего регистра, выход сумматора подключен ко входам первого и третьего регистров, соответственно, вторые входы первого, второго и ,третьего регистров и управл ющий вход сумматора соединены с первым, вторым, тре тьим и четвертым входами устройства, соответственно, а выходы первого, второго и третьего регистров соединены , соответственно, с первым, вторым И тре1гьйм выходами устройства, отл-ичающеес  тем, что, с целью увеличени  сйлстродействи  арифметического устройства, за счет совместного выполнени  опергщий первого и второго тактов на каждой из п-итераций, выход сумматора подключен к третьему входу.второго регистра . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 550634, кл. G Об Fi7/38, 1975. 2.Вайков В.Д. и Смолов В.Б. Ап аратуриа  реализгщи  элементарных функций в 1даМ. Л., 1975, с. 3-76 (прототип).