SU822215A1 - Устройство дл решени уравнени ТЕплОпРОВОдНОСТи - Google Patents
Устройство дл решени уравнени ТЕплОпРОВОдНОСТи Download PDFInfo
- Publication number
- SU822215A1 SU822215A1 SU792782462A SU2782462A SU822215A1 SU 822215 A1 SU822215 A1 SU 822215A1 SU 792782462 A SU792782462 A SU 792782462A SU 2782462 A SU2782462 A SU 2782462A SU 822215 A1 SU822215 A1 SU 822215A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- heat conductance
- elements
- adder
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
1
Изобретение относитс к вычисли ,тельной технике и может быть применено , например, в цифровых однородных сеточных модел х дл решени уравнени теплопроводности.
Известно устройство дл решени дифференциальных уравнений, содержащее сумматоры, блоки умножени , блок задержки, регистр, элементы И 1 .
Недостатком этого устройства вл етс низкое быстродействие.
Наиболее близким по технической сущности к предлагаемому вл етс устройство дл решени уравнени теплопроводности , содержащее сумматор, блок умножени , регистр результата, блоки шаговой перекоммутации 21.
Недостатком данного устройства также вл етс низкое быстродействие
Цель изобретени - повышение быстродействи .
Поставленна цель достигаетс те что в устройство содержащее регистр результата, выход которого соединен с первым входом сумматора, второй вход которого подключен к выходу первого блока элементов И, первый вход которого соединен с выходом первого регистра, второй вход блока элементов и вл етс первым входом устройства , дополнительно введены второй, третий, четвертый и п тый блоки элементов И, второй, третий,четвертый и п тый регистры и шифратор, причем выходы :второго-, третьего, четвертого и п того регистров подключены соответственно к первым входам одноименных блоков элементов И, выходы
0 второго, третьего, четвертого и п того блоков элементов И соединены соответственно с третьим, четвертым п тым и шестым входами сукматора, выходы всех разр дов которого соеди5 нены со входом регистра результата, выходы трех старших разр дов сумматора соединены со входом шифратора, выход которого вл етс выходом устройства , вторые входы второго, тре0 тьего, четвертого и п того блоков элементов И вл ютс соответственно вторым, третьим,четвертым и п тым входами устройства, второй вход регистра результата вл етс седьмым
5 входом устройства.
На чертеже схематически представлено предлагаемое устройство.
Устройство содержит сукиатор 1, регистр 2 результата, регистры 3-7,
0
шифратор 8, блоки элементов И 9-13, входы 14-18, выход 19 и вход 20.
Устройство работает следующим образом .
Шифратор 8 представл ет собой комбинационуую схему, содержащую логические элементы, св занные между собой в соответствии с системой переключательных функций:
f4 aHatva3), (ajv а),
где индексы аргументов соответствуют номерам разр дов сумматора 1, а номера функций - номерам выходов шифратора- 8. В исходном состо нии (цепи установки исходного состо ни на чертеже не показаны) в регистры 2-7 кгикдого i-ro устройства записываетс значение коэффициентов уравнени теплопроводности.
В каждом -ом цикле вычислений на ишны 14-16 i-ro устройства цоступают цифры операндов УД ,У , У-. , имеющие вес 2 и принимающие значени из множества l,0,lj, где к - число разр дов, после которых фиксируетс зап та . Эти цифры управл ют выдачей содержимого регистров 3-5 на сумматор 1 таким образом , что на сумматор 1 выдаютс пр мые коды регистров 3-5, если соответствующие цифры равны плюс единице дополнительные коды, .если соответствующие цифры равны минус единице, и коды регистров 3-5 не выдаютс , если соответствующие цифры равны нулю. Шифратор 8, анализиру содержимое трех старших разр дов сумматора 1, формирует цифру результата, котора поступает на выходную шину 19 и описанным способом управл ет выдачей кода регистра б в i+1-ом устройстве и кода регистра 7 в i-1-ом устройстве .Цифра результата Ч имеет вес р, равна плюс единице,если на выходе трех старших разр дов сумматора 1 001 игч 010,минус единица - если на выходе указанных разр дов 110 или 101 остальных случа х цифра результата равна нулю. После окончани переходного процесса в схеме следует сигнал в тактирующей шине 20, по кэторому коды сформированные на выходах сумматоров 1 принимаютс на регистры результата 2.
Предлагаемое устройство по сравнению с известными обладает большим быстродействием.
Claims (2)
1.Авторское свидетельство СССР
633025,. кл. G 06 F 15/32, 1977.
2.Авторское свидетельство СССР 0 373735, кл. О Об G 7/56, 1971
(прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792782462A SU822215A1 (ru) | 1979-06-19 | 1979-06-19 | Устройство дл решени уравнени ТЕплОпРОВОдНОСТи |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792782462A SU822215A1 (ru) | 1979-06-19 | 1979-06-19 | Устройство дл решени уравнени ТЕплОпРОВОдНОСТи |
Publications (1)
Publication Number | Publication Date |
---|---|
SU822215A1 true SU822215A1 (ru) | 1981-04-15 |
Family
ID=20834763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792782462A SU822215A1 (ru) | 1979-06-19 | 1979-06-19 | Устройство дл решени уравнени ТЕплОпРОВОдНОСТи |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU822215A1 (ru) |
-
1979
- 1979-06-19 SU SU792782462A patent/SU822215A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU822215A1 (ru) | Устройство дл решени уравнени ТЕплОпРОВОдНОСТи | |
US3937941A (en) | Method and apparatus for packed BCD sign arithmetic employing a two's complement binary adder | |
JPS5595148A (en) | Binary arithmetic circuit | |
SU794634A1 (ru) | Устройство дл умножени последова-ТЕльНОгО КОдА HA дРОбНый КОэффициЕНТ | |
SU960806A1 (ru) | Устройство дл вычислени многочленов | |
SU509870A1 (ru) | Арифметико-логическое устройство | |
JPH0371331A (ja) | 乗算器 | |
SU542993A1 (ru) | Арифметическое устройство | |
SU690477A1 (ru) | Цифровое устройство ограничени числа по модулю | |
SU570054A1 (ru) | Устройство дл делени | |
SU651341A1 (ru) | Устройство дл умножени | |
SU960807A2 (ru) | Функциональный преобразователь | |
SU960805A1 (ru) | Устройство дл умножени | |
SU877531A1 (ru) | Устройство дл вычислени функции Z= @ х @ +у @ | |
SU881737A1 (ru) | Устройство дл вычислени функции у @ =а @ у @ -1+в @ | |
SU800997A1 (ru) | Вычислительный узел цифровойСЕТКи | |
SU842796A1 (ru) | Устройство дл вычислени дробнойРАциОНАльНОй фуНКции | |
SU511590A1 (ru) | Устройство дл делени чисел | |
SU593211A1 (ru) | Цифровое вычислительное устройство | |
SU809153A1 (ru) | Устройство дл преобразовани двоичныхчиСЕл B дВОичНО-дЕС ТичНыЕ | |
SU922731A1 (ru) | Устройство дл умножени в системе остаточных классов | |
SU911519A1 (ru) | Устройство дл вычислени элементарных функций | |
SU864340A1 (ru) | Устройство дл сдвига информации | |
SU611208A1 (ru) | Устройство дл вычислени квадратного корн | |
SU840901A1 (ru) | Устройство дл вычислени интегра-лОВ |