SU509870A1 - Арифметико-логическое устройство - Google Patents

Description

54) АРИФМЕТИКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО

1

Ьзобретение относитс  к области вычислительной техники.

Известны арифметико-логические устройства комбинационного типа, содержащие регистры первого и второго операндов,

блок распространени  переносов и первый логический коммутатор, выходы которого соединены соответственно с выходами первого и второго регистров операндов, первы выход подключен к первому входу блока

распространени  переносов.

Однако такое устройство не позвол ет выполн ть операции сдвигов и р д операций , св занных с обработкой байтов (обмен байтов, расширение знака и т. п.)..

Кроме того, в устройстве дл  каждого разр да имеютс  два полусумматора, вногс шие существенную дополнительную задержку в работу устройства при выполнений логических операций, когда сумматор не вы- полн ет своих основных функций, а служит только дл  передачи информации.

Целью изобретени   вл етс  увеличение быстродействи  устройства при выполнении логических операций и операций сдвигов и

повышение коэффициента использовани  оборудовани .

Поставленна  цель достигаетс  тем, что в устройство введен блок элементов импликации, блок ключей и второй логический коммутатор, причем второй выход первого логического коммутатора соединен с первым входом блока элементов импликации , вторым входом блока распространени  переносов и через блок ключей с первым входом второго логического коммутатора , второй ВХОД- которого подключен к выходу блока  чементов импликаций, второй вход которого соединен с выходом блока распространени  переносов.

В арифметико-логическом устройстве каждый разр д второго логического коммутатора содержит черыте элел1ента И на два входа, элемент И на четыре входа , выходы которых подключены соответственно ко входам элемента КЛИ-НЕ.

На фиг. 1 представлена структурна  схема устройства; на фиг. 2 - вариант выполнени  одного разр да логического кбм- мутатора.

Устройство содержит элементы 1, 2 первого и второго операндов, логический коммутатор 3 с первым 4 и вторым 5 выходами, блок 6 распространени  переног- сов, блок 7 элементов импликации, блок 8 ключей и логический коммутатор 9.

Один разр д логического коммутатора содержит элементы И 10-14, элемент ИЛИ-.НЕ 15.

Первые входы каждого элемента И соединены с первыми входами соответству«юших элементов И остальных разр дов.

Первые входы коммутатора 9 подключены ко вторым входам элементов И 14 ного разр да, элементов И 10 разр дов на единийу старше данного, элементов И 11 разр дов на единицу младше данног и элементов И 13 разр дов, отличающих с  от данного на 8 единиц. Первый вход седьмого разр да коммутатора 9 подключен кроме того, ко вторым входам элементов Г 12 разр дов с восьмого по п тнадцаты Вторые входы коммутатора 9 подключены к третьим и четвертым входам элементов И 14. Выходы всех элементов И в каждом разр де подключены ко входам эле мента ИЛИ-НЕ 15. Выход элемента 15  вл етс  выходом коммутатора 9.

Устройство работает следующим образом В регистры 1 и 2 помещаютс  операнды Ими могут быть щестнадцатиразр5щные слова, байты как в упакованном (два бай та Б одном слове), так и в распакованном виде (байт помещен в 8 младших разр5щах регистра, а 8 старших разр дов представл г ют собой расширенный знак). Пр мой и инверсный коды каждого разр да операндов поступают на вход коммутатора 3- и преобразуютс  в зависимости от набора управл сющих сигналов так, что в каждом разр де выхода 5 получаетс  одна из 16 возмож- ных логических функций двух переменных, а в каждом разр де выхода 4 конъюнК -ци  либо пр мых значений операндов, л№ бо пр мого значени  первого и инверсного значени  второго операндов.

На входы блока 6 распространени  переносов поступают значени  логических функций с выходов 4 и 5 коммутатора 3,

На выходах блока 6 образуютс  значени  переносов между разр дами. Значени  переносов поступают на входы блока 7 элементов импликации, на другие входы

которого поступают значени  функций каждого разр да выхода 5 коммутатора 3. Блок 7 выполн ет дл  каждого разр да ик пликацию значени , функции с выхода блока 6 по значению функции с выхода 5

коммутатора 3 и импликацию значени  функ- ции с выхода 5 по значению функции с выхода блока 6, Одновременно производитс  клапанирование значений выходных функций блока 7, прохождение которых разрешаетс  при выполнении арифметических операций,. Ключи блока 8 разрешают прохождение значений функций с выхода 5 коммутатора 3 при выполнении логических операций и операций сдвигов и запрещают при выполнении арифметических операций.

В зависимости от набора управл ющих сигналов логический коммутатор произво- дит следующие преобразовани  значений входных функций:

над значени ми функций, поступающих с блока 7 f операции конъюнкции с инверси- ей в каждом разр де коммутатора 9;

над значени ми функций, поступающих с выхода блока 8;

а)сдвиг влево на один разр д,

б)сдвиг вправо на один разр5Щ,

в) нулевой сдвиг,

г)кольцевой сдвиг на 8 разр дов,

д)расширение знака, т. е. передачу млащего байта с нулевым сдвигом и заполнение старшего байта значением разр да младшего байта.

Выполнение этих функций можно проиллюстрировать на примере варианта построе ни  логического коммутатора 9, Дл  выполнени  конъюнкции с инверсией над значени ми функций, поступающих с выхода блока 7 необходимо, чтобы ключи блока 8 были закрыты, на элементы И 14 подавалс  открывающий сигнал, а на элементы И открывающий сигнал не подавалс . Значени  конъюнкций выходных функций блока 7 поступают на элементы 15 и затем на выход устройства.

Дл  выполнени  операций над логическими функци ми, поступающими с выхода блок 8, необходимо, чтобы выходные элементы блока 7 были закрыты, и на элементы И 10™14 подавались управл ющие сигнат лы,

Claims (2)

1. Рассмотрим выполнение операции сложени . В регистр 1 и 2 занос тс  слагаемые Управл ющие сигналы, подаваемые на ло гический коммутатор 3, настраивают его так, что на каждом разр де выхода 6 образуетс  сумма по модулю 2 входных onepai дов, и на выходе, 4 - их конъюнкции. Блок 6 формирует сигнал переносов, погступающих в блок 7, в. который на вторые входы поступают такде значени  функций с выхода 5. На выходе блока 7 дл  каждого разр да образуютс  две функции импликации значений входных функций. Ключи блока 8 запрещают прохождение значений функций с выхода 5 коммутатора 3 на коммутатор 9. Над функци ми с выходов блока 7 в каждом разр де производитс  конъюнкци  и инверси . Таким образом, на выходе лог ческого коммутатора 9 по вл ютс  значени  суммы. Аналогично выполн етс  операци  вычи тани . Различие выполнени  этих операций в том, что при выполнении вычитани  ком мутатор 3 формирует в каждом разр де на выходе 5 функцию эквивалентности входнмх переменных, на выходе 4 - конт юнкцию значений пр мого кода уменьшаемого и обратного кода вычитаемого, а на блок G подаетс  сигнал переноса Q нулевой разр д. FaccMOTjjHM выполнение логических опе раций. Операци  дизъюнкции входных чисел въ1 полн етс  так: в регистры 1 и 2 занос тс  обрабатываемые коды, управл ющие сигналы, подаваемые на коммутатор 3, на страивают его так, что на его выходе 5 формируетс  функци  дизъюнкции входных чисел, проход ща  через ключи блока 8 на вход коммутатора О, управл ющие сигнальподаваемые на коммутатор 9, настраивают его на передачу с нулевым сдвигом, и на выход поступает значение результата операции. Логический коммутатор 3 может быть настроен управл ющими сигналак;и на вы полнение любой из 1G Бозмохшых логиче- ских операций, включа  передачу отдельных операндов. Независимо от него логиче ский коммутатор 9 может производить сдвиг результата логической операции на один разр д в обе стороны, кольцевой Сдвиг на 8 разр$щов (обмен байтов) или расширение знака. Логический коммутатор 9 может также выполн ть отдельные логические операции над двум  байтами одного и того же елова . Например, дл  получени  конъюнкции стар шего и младшего байта одного и того же сло на коммутатор 3 подаетс  така  комбинаци  управл ющих-сигналов, чтобы на его выходе формировалс  код операнда, а на коммутатор 9 открывающий управл ющ сигнал на элементы И 13, 14. Коммутатор 9 производит при этом одновременно нулевой сдвиг и кольцевой сдвиг на 8 разр дов. Таким образом, на его выходе образуетс - в каждом байте конъюнкции старщего и младшего байта. Также может выполн тьс  в устройстве конъюнкци  четырех байтов (одной операцией ). Дл  этого нужно подать на коммутатор 3 такую комбинацию управл ющих сигналов, чтобы на его въ1ходе 5 в каждом разр де формировалась конъюнкци  входных кодов, а на коммутатор 9 - открывающий управл ющий сигнал на элементы И 13, 14. При этом на выходе формируетс  поразр дна  конъюнкци  четырех байтов. Формула изобретени  1.Арифметиког логическое устройство, содержащее регистры первого и второго операндов, блок распространени  переносов и первый логический коммутатор, входы которого соединены соответственно с выходами первого и второго регистров операндов, первый выход подключен к первому входу блока распространени  перек-осов, о т л и- чающеес.  тем, что, с целью увеличени  быстродействи  устройства при выполнении логических операций и операций сдвигов и повышени  коэффициента исполь™ зовани  оборудовани , в него введены блок элементов импликации, блок ключей и второй логический коммутатор; причем второй выход первого логического коммутатора соединен с первым входом блока элементов импликации, вторым входом блока распространени  пе-. рёносов и через блок ключей с первым входом второго логического коммутатора, второй вход которого подключен к выходу блока элементов импликации, второй вход которого соединен с выходом блока рас 1р0страненп  переносов.
2. 2.Устройство по п. 1, о т л и ч а ю fщ е е с   тем, что каждый разр д второго логического коммутатора содержит четыре элемента И на два входа,,элемент 11 ни четыре вуода, выходы которых подключены соответственно ко входам элемента ИЛПНЕ .

   Фиг. i