SU920708A1 - Накапливающий сумматор - Google Patents

Description

(54) НАКАПЛИВАКЯЦИЙ СУММАТОР

I

Изобретение относитс  к вычислительной технике и может использоватьс  дл  построени  устройств арифметической и логической обработки двоичных чисел.

Известен накапливак ций сумматор, содержащий в каждом разр де триггер, п ть элементов И, два элемента задержки , выход переноса и выход результата , информационный вход и две управл кщие шины дл  сдвига вправо и сдвига влево 1

Недостатком такого сумматора  вл етс  ограниченный набор математических операций (не реализует логических операций) .

Наиболее близким к предлагаемому  вл етс  накапливакщий сумматор, содержащий триггерный накапливакщий регистр, триггерный приемный регистр; элементы И и ИЛИ, причем в каждом разр де единичный вход приемного регистра подключен к первым входам первого и второго элементов И, ко

второму входу второго элемента И подключена шина разрешени  вьщачи кода из приемного регистра, а выход его соединен с первым входом первого элемента ИЛИ, второй вход которбго соединен с выходом третьего элемента И, первый- вход которого подключен к выходу переноса из младшего разр да , а второй вход - к шине разрешени  сложени , выход первого элемента ИЛИ подключен к счетному входу триггера накапливающего регистра, единичный выход которого подключен к первому выходу четвертого элемента И, ко второму входу которого подключена шина разрешени  приема кода в приемный регистр из накапливающечг го регистра, а выход его подключен к единичному входу триггера приемного регистра, а нулевой выход триггера накапливающего регистра подключен к первому входу второго элемента ИЛИ, ко второму входу которого подключен выход переноса из младшего разр да, а выход соединен со рым входом первого элемента И, выход которого  вл етс  выходом переноса из данного разр да. Этот сумматор нар ду со сложением операндов реали зует логические операции конъюнкции и дизъюнкции операндов t2 , Недостатком такого сумматора также  вл етс  ограниченный набор производимых математических операций (не реализует большинства логических операций двух операндов). Цель изобретени  - расширерме области применени  путем увеличени  набора производимых в накапливающем сумматоре математических операци Поставленна  цель достигаетс  тем, что накапливающий сумматор, каж дый разр д которого содержит триггер элемент И и два элемента ИЛИ, выход первого из которых соединен со счетн входом триггера, выход которого  вл  етс  выходом суммы данного разр да сумматора, каждый разр д сумматора содержит два мультиплексора, информа ционные входы которых подключены к управл ющим входам сумматора, а управл клцие входы подключены к инфо13ма ционным входам данного разр да сумматора и выходу триггера, стробирую щие входы мультиплексоров подключега ко входу разрешени  выполнени  операции сумматора, выход первого мультиплексора соединен с первым входом первого элемента ИЛИ, второй вход которого подключен ко входу переноса данного разр да сумматора и пер вому входу элемента И, второй вход которого соединен с выходом триггера , а выход элемента И соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом второго мультиплексора, выход второго элемента ИЛИ  вл етс  выходом переноса данного разр да сумматора . Схема такого сумматора помимо сл жени  кодов двух двоичных чисел реализует все логические функции двух переменных над этими кодами, а такж выполн ет математические операции, представл ющие собой одновременную логическую обработку двух двоичных чисел со сложением результатов это обработки. Это расшир ет набор математических операций, производимых устройством. 9 На фиг, представлена схема одного разр да накапливающего сумматора , на фиг. 2 - схема мультиплексора. Схема накапливающего сумматора (фиг. 1) содержит мультиплексоры I и 2f элементы ИЛИ 3 и 4, элемент И 5, триггер 6, управл ющие входы 7 и 8, информационньш вход 9 и вход 10 переноса, вход П разрешени  выполнени  операции, выход 2 суммато,ра и выход 13 переноса. Схема мультиплексора (фиг. 2) содержит элементы И 14-17, ИЛИ 18, НЕ 19 и 20, управл ющие входы 21 и 22, информационные входы 23-26, стробиругаций вход 27 и выход 28, В схеме накапливающего сумматора информационные входы мультигшексоров 1 и 2 подключены соответственно К группам управл юшлх входов 7 и 8 сумматора, а их управл ющие входы попарно объединены и подключены соответственно к информационному входу 9 сумматора и к выходу триггера 6. Выход мультиплексора 1 соединен со входом элемента ИЛИ 3, выход которого соединен со счетным входом триггера 6, выход которого подключен к выходу 12 сумматора. Второй вход элемента ИЛИ 3 соединен со входом |10 переноса сумматора и со входом элемента И 5, второй вход которого сое,цинен с выходом триггера 6, а вы-ход элемента И 5 сое. инен со входом элемента ИЛИ 4, выход которого  вл етс  выходом переноса сумматора, а второй вход этого элемента соединен с выходом мультиплексора 2. Перед началом выполнени  любой математической операции из набора реахшзуемых код одного из двух операндов А и В, участвующих, в операции , например код А, заноситс  в триггер 6, дл .чего этот код подаетс  на информационный вход 9, а мультиплексор 1 настраиваетс  с помощью сигналов управлени  И;(-Иц, подаваемых на группу управл ющих входов 7, на реализацию логической возбуждени  триггера Aq У Aq, где о - сигнал снимаемый с выхода триггера 6. Под действием импульсного сигнала С, подаваемого на вход 11 .разрешени  выполнени  операции, на выходе мультиплексора I вырабатываетс  сигнал возбуждени  триггера 6 и происходит запись в триггер 6 кода А. Длительность сигнала С выбираетс  из услови  обеспечени  устойчивой работы триггера 6 и ис.;лючени  эффекта гонок. После записи триггер 6 числа А на информационны вход 9 поступает код второго опера да В. Настройка накапливаклцего сум матора на выполнение требуемой мат матической операции осуществл етс  с помощью сигналов управлени  этом, если реализуема  операци  вл етс  только логической, то сиг налы управлени  Ид-И мультиплексор 2 равны нулю. В этом случае выходно сигнал переноса Р , не формируетс . Дл  выполнени  некоторой произволь математической операции из набора р ализуемых код настройки устройства легко находитс  по таблице истиннос ти этой операции. Рассмотрим пример реализации опе ции (АЧВ) таблица истинности которой .имеет вид Здесь входной сигнал перено са, подаваемый на вход 10, Si, - сиг нал результата операции, совпадающий с содержимым триггера 6 после вы полнени  операции. Дл  перевода триггера из состо ни  начального, например, соответств кщего коду в, в конечное состо ние Si необходимо выработать сигнал возбуждени  триггера - сигнал Ф( Логическую функцию сигнала возбуждени  Ф| легко найти по таблице истинности операции с учетом того, что триггер по счетному входу реализует логическую опера цию сложени  по модулю два 708 Дл  настройки устройства на реа .лизацию заданной операции () необходимо подать коды и ,01, представл ющие собой значе- ни  сигналов Ф и Р1 таблицы при Р. , в качестве сигналов управлени  соответственно ц и Ид-И на входы мультиплексоров 7 и 8. После подачи на вход )I разрешени  выполнени  операции импульсного сигнала С мультиплексором 2 вьфабатываетс  сигнал переноса PJ, а мультиплексором 1 - сигнал возбуждени  триггера, Дл  выполнени  условий отсутстви  гонок и исполнени  сигналов Ф; PL-I друг на друга следует задержку элемента ИЛИ 4 увеличить по отнсчаению к задержке элемента ИЛИ 3. В результате Настройки мультиплексоров I и 2 на реализацию в них различнь х логических функций переменных А и В возможно выполнение в сумматоре до 256 различных математических операций типа (А, B)+fj(А, В), где fi((A, В) и fj(А, В) - произвольные логические функции переменных А и В. Расширение набора математических операций, производимых сумматором, позвол ет повьппать быстродействие устройств обработки двоичной информации , и 1полненных на основе данного накапливак цего сумматора, за счет увеличени  сложности вычислений, производимых в каждом такте работы этих устройств. Например, дл  выполнени  операции S(AvB) + (AtO) в известном устройстве требуетс  последовательно выполнить три операции; и Выполнение же этой ©перации в данном устройстве производитс  за один,такт, Кроме того, расширение набора математических операций позвол ет сократить номенклатуру устройств, реализующих операции, относ щиес  к операци м типа fl(А, B)+fj(А, B) заменив их одним данным устройством. Экономичнее кий эффект от применени  данного сумматора получаетс  за счет возможного сокращени  номенклатуры накапливающих сумматоров, примен емых при построении устройств обработки информации, а также за счет повьпаени  производительности средств обработки вследствие расширени  набора реализуемых математических операций.

Claims (2)

1.Авторское свидетельство СССР № 375645, кл, G 06 F 7/385, 1973.

2.Авторское свидетельство СССР № , кл. G 06 F 7/50, 1976 (прототип).

21

иг.2