KR840006089A - 조합 프로세서 - Google Patents
조합 프로세서 Download PDFInfo
- Publication number
- KR840006089A KR840006089A KR1019830003623A KR830003623A KR840006089A KR 840006089 A KR840006089 A KR 840006089A KR 1019830003623 A KR1019830003623 A KR 1019830003623A KR 830003623 A KR830003623 A KR 830003623A KR 840006089 A KR840006089 A KR 840006089A
- Authority
- KR
- South Korea
- Prior art keywords
- cell
- multiplier
- cells
- array
- processor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
- G06F7/527—Multiplying only in serial-parallel fashion, i.e. one operand being entered serially and the other in parallel
- G06F7/5272—Multiplying only in serial-parallel fashion, i.e. one operand being entered serially and the other in parallel with row wise addition of partial products
- G06F7/5275—Multiplying only in serial-parallel fashion, i.e. one operand being entered serially and the other in parallel with row wise addition of partial products using carry save adders
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/3804—Details
- G06F2207/3808—Details concerning the type of numbers or the way they are handled
- G06F2207/3812—Devices capable of handling different types of numbers
- G06F2207/3816—Accepting numbers of variable word length
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/48—Indexing scheme relating to groups G06F7/48 - G06F7/575
- G06F2207/4802—Special implementations
- G06F2207/4804—Associative memory or processor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
- Image Processing (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 간략화한 셀의 논리도,
제4도는 직-병렬 승산배열의 논리도.
제5도는 1개 열의 10개의 셀을 도시한다.
Claims (21)
- 합비트와 자리올림 비트를 동시에 저장하도록 개작된 각각의 셀들은, 1개 또는 그이상의 특별한 셀들이 승수 또는 피승수 비트나 그것의 어떤 결합을 구비하는 것을 동일하게 하기 위한 마스킹 수단과; 피승수 비트를 저장하기 위한 수단과; 피승수 비트에 승수비트를 승산할 수 있는 수단과; 승수동작중에 상기 셀이 승산결과인 2개의 비트를 저장하도록 상기 셀을 인에이블하기 위한 수단과; 승산결과를 추출하기 위해서 전단의 시프트 시간의 연산동작 결과에 대해 상기 마스크된 피승수를 가산하거나 감산하도록 승수비트들을 순차적으로 수신하기 위한 산술논리 유니트와; 안전한 셀에서 디지트 길이를 마음대로 선택할 수 있는 피승수와 고정 또는 가변할 수 있는 길이를 갖는 승수에 대한 승산이 동일하게 발생하는 거와 같이, 동일한 시프트 시간으로 본 결과가 얻어지도록 인접한 조합셀에 상기 승산결과를 결합하기 위한 수단을 구비하고; 상기 각각의 셀들이 행과 열로 배치되어 구성되는 조합셀을 구비한다는 것을 특징으로 하는 조합 프로세서.
- 제1항에 있어서, 상기 프로세서의 요소를 인에이블하거나 디스에이블할 수 있는 상기 마스킹 수단과 거기에 저장할 수 있는 상기 프로세서에 멀티-비트 명령 워어드들을 결합하기 위한 수단들을 구비하여, 상기 프로세서에 의해 실행되는 멀티-비트 명령 워어드들을 수신하고 그리고 상기 프로세서에 의해 상기 명령들을 제어할 수 있는 제어수단을 추가로 구비한다는 것을 특징으로 하는 조합 프로세서.
- 제1항에 있어서, 상기 피승수와 승수 비트들이 디지탈 정보 신호로 표현되고, 상기 신호들이 실제로 프로세서에 의해 승산된다는 것을 특징으로 하는 조합 프로세서.
- 제1항에 있어서, 상기 데이타는 2의 보수로 나타낸다는 것을 특징으로 하는 조합 프로세서.
- 제4항에 있어서, 상기 2의 보수는 상기 마스크 수단의 제어 아래 상기 어레이 각 셀에서 동작된다는 것을 특징으로 하는 조합 프로세서.
- 제1항에 있어서, 상기 어레이의 셀이 승산동작중에 디스에이블 될때, 인접한 조합셀에 대한 상기 승산결과를 결합하는 상기 수단이 각 셀의 입력 및 출력 사이에 회로궤환연결을 제공하기 위한 수단을 구비하고, 그것에 의해 조합 어레이의 상기 셀의 위치에 관계없이 순차 승산이 얻어진다는 것을 특징으로 하는 조합 프로세서.
- 제4항에 있어서, 승수와 피승수를 P(승수)=an2n+a(n-1)2(n-1)+a|(n-2)2(n-2)‥‥a020=an2n+A, Q(피승수)=bn2n+b(n-1)2(n-1)+b(n-2)2(n-2) ‥‥b020=bn2|n+B로 나타내고 그것의 계수가 상기 어레이 내에서 시프트될때(B)는 어레이의 위치에 의해 결정되고 (A)는 시간에 의해 결정된 된다는 것을 특징으로 하는 조합 프로세서.
- 제6항에 있어서, 마스크 디스에이블된 영역에서 피승수의 최상위비트를 포함하는 셀의 디스에이블을 방지하기 위해서 상기 승산동작중에 상기 마스킹수단에 의해 디스에이블되는 셀들을 각각의 시간에서 동작하도록 하는 수단을 추가로 구비한다는 것을 특징으로 하는 조합 프로세서.
- 제8항에 있어서, 마스크 디스에이블된 영역의 열에 소재하는 피승수의 최상위 비트를 구비하는 셀을 동일하게 하기 위한 수단을 추가로 구비한다는 것을 특징으로 하는 조합 프로세서.
- 제9항에 있어서, 상시 셀들을 동일하게 하는 상기 수단이 상기 셀에 입력 데이타 비트를 인가하기 위한 수단을 구비한다는 것을 특징으로 하는 조합 프로세서.
- 제9항에 있어서, 상기 셀들을 동일하게 하는 상기 수단이 상기 셀 내부에 소재하는 플립플롭과 상기 플립플롭을 세팅 및 언세팅(unsettin)하기 위한 수단을 구비한다는 것을 특징으로 하는 조합 프로세서.
- 제1항에 있어서, 상기 어레이 수단의 각 셀당 갖추어진 산술논리유니트 수단은 가산동작의 자리올림이 다음의 감산동작을 겸용할 수 있고 그리고 감산동작의 빌림이 다음의 가산동작을 겸용할 수 있는 거와 같이, 동일하게 또는 교체될 수 있게 개작된 자리올림 및 빌림구축 통로들을 분리하기 위한 수단을 구비한다는 것을 특징으로 하는 조합 프로세서.
- 제12항에 있어서, 상기 어레이의 각 셀에 소재하는 상기 산술놀리 유니트 수단은 2진수의 입력(F)를 가산/감산회로에 결합하기 위한 수단과; 전단 및 전단의 시프트 시간의 결과를 상기 가산/감산회로에 결합하기 위한 수단과; 2주기의 시프트시간 지연후에 전단의 시프트 시간의 자리올림(C′)을 가산/감산회로에 결합하기 위한 수단과; 가산/감산회로수단의 빌림(B)을 1주기의 시프트 시간만큼 지연시키고 지연된 전단의 시프트시간의 빌림(B′)을 결합하기 위한 수단과; 상기 가산/감산회로 수단에 입력되는 2진수(F)의 연산결과(R)을 얻고 그 결과(R)를 가산/감산회로의 (R′)입력으로 다음 입접셀에 결합시키기 위한 수단을 구비한다는 것을 특징으로 하는 조합 프로세서.
- 제1항에 있어서, 피승수 비트를 저장하는 상기 수단이 플립플롭을 구비한다는 것을 특징으로 하는 조합 프로세서.
- 제1항에 있어서, 승수 비트를 저장하는 상기 수단이 시프트 레지스터를 구비한다는 것을 특징으로 하는 조합 프로세서.
- 제1항에 있어서, 즉 피승수 비트를 마스크하기 위한 상기 수단들이 각 어레이열 또는 행으로 조합된 마스크셀을 구비하는 어레이셀에 있어서, 상기 어레이셀에 대해 빠른 승산입력을 얻기 위해서 상기 승수비트들과 함께 상기 피승수 비트들을 AND하기 위한 수단을 구비한다는 것을 특징으로 하는 조합 프로세서.
- 조합처리셀들의 조합 처리 어레이 방식으로 2진 길이를 가변할 수 있는 빠른 승산은, 동작범위와 데이타범위 및 마스킹 범위 등을 포함하는 다수의 2진 명령을 저장하는 단계와; 상기 동작범위내의 제어아래, 상기 셀들에 결합되고 직렬승산기의 각 셀에 소재하는 논리연산 유니트에서 패스트 승산 동작을 실행하도록 상기 마스킹 범위에 따라 각각의 상기 처리셀들을 인에이블 및 디스에이블하는 단계와; 셀들의 논리연산 유니트에 대해 패스트 승산입력을 얻도록 승수비트와 피승수비트를 승산하는 단계와; 승산결과를 추출하기 위해 상기 조합어레이 셀에 소재하는 논리연산 유니트에 상기 피승수를 병렬로 결합하고 승수비트는 직렬로 결합하는 단계와; 마음대로 가변할 수 있는 디지트 길이를 갖는 피승수와 승수의 승산이 각셀에서 동일하게 실행되는 거와 같이 각 셀에서 동일한 시프트 시간으로 상기 승산 결과를 인접셀에 결합하는 단계를 구비한다는 것을 특징으로 하는 방법.
- 제17항에 있어서, 마스킹 단계는 승산처리중에 디스에이블된 셀에서 피승수의 최상의 비트를 갖춘 마스킹 수단에 의해 디스에이블되는 것을 방지하는 단계를 추가로 구비한다는 것을 특징으로 하는 방법.
- 제18항에 있어서, 마스킹단계는 상기 셀의 마스크 디스에이블된 영역에 있어서의 열을 동일하게 하는 단계를 추가로 구비한다는 것을 특징으로 하는 방법.
- 제17항에 있어서, 마지막 단계는 가산동작의 자리올림이 다음의 감산동작을 겸용하고 그리고 감산동작의 빌림이 다음의 가산동작을 겸용하는 거와 같이 동일하게 또는 교체할 수 있게 개작된 자리올림 및 빌림비축 통로들을 분리하여 결합하는 단계를 구비한다는 것을 특징으로 하는방법.
- 제17항에 있어서, 상기 2진 명령들은 2의 보수데이타인 것을 특징으로 하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/404,242 US4507748A (en) | 1982-08-02 | 1982-08-02 | Associative processor with variable length fast multiply capability |
US404,242 | 1982-08-02 | ||
US404242 | 1989-09-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR840006089A true KR840006089A (ko) | 1984-11-21 |
KR910004308B1 KR910004308B1 (ko) | 1991-06-25 |
Family
ID=23598777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019830003623A KR910004308B1 (ko) | 1982-08-02 | 1983-08-02 | 조합 프로세서 |
Country Status (17)
Country | Link |
---|---|
US (1) | US4507748A (ko) |
EP (1) | EP0100511B1 (ko) |
JP (1) | JPS5943475A (ko) |
KR (1) | KR910004308B1 (ko) |
AR (1) | AR242865A1 (ko) |
AT (1) | ATE48194T1 (ko) |
AU (1) | AU560012B2 (ko) |
BE (1) | BE897441A (ko) |
BR (1) | BR8303716A (ko) |
CA (1) | CA1194606A (ko) |
DE (1) | DE3380884D1 (ko) |
ES (1) | ES8500667A1 (ko) |
IN (1) | IN158682B (ko) |
MX (1) | MX155395A (ko) |
NZ (1) | NZ204954A (ko) |
PH (1) | PH20071A (ko) |
ZA (1) | ZA834372B (ko) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4964040A (en) * | 1983-01-03 | 1990-10-16 | United States Of America As Represented By The Secretary Of The Navy | Computer hardware executive |
US4580215A (en) * | 1983-03-08 | 1986-04-01 | Itt Corporation | Associative array with five arithmetic paths |
GB2141847B (en) * | 1983-05-06 | 1986-10-15 | Seiko Instr & Electronics | Matrix multiplication apparatus for graphic display |
GB8320362D0 (en) * | 1983-07-28 | 1983-09-01 | Secr Defence | Digital data processor |
US4736333A (en) * | 1983-08-15 | 1988-04-05 | California Institute Of Technology | Electronic musical instrument |
US4761755A (en) * | 1984-07-11 | 1988-08-02 | Prime Computer, Inc. | Data processing system and method having an improved arithmetic unit |
BR8503161A (pt) * | 1984-07-31 | 1986-03-25 | Int Standard Electric Corp | Metodo para investigar uma matriz de associacao |
DE3587176T2 (de) * | 1984-08-22 | 1993-07-01 | Hitachi Ltd | Verfahren und einrichtung zum mischen/sortieren von daten. |
US4742520A (en) * | 1984-09-26 | 1988-05-03 | Texas Instruments Incorporated | ALU operation: modulo two sum |
US5226171A (en) * | 1984-12-03 | 1993-07-06 | Cray Research, Inc. | Parallel vector processing system for individual and broadcast distribution of operands and control information |
US5081573A (en) * | 1984-12-03 | 1992-01-14 | Floating Point Systems, Inc. | Parallel processing system |
US4835729A (en) * | 1985-12-12 | 1989-05-30 | Alcatel Usa, Corp. | Single instruction multiple data (SIMD) cellular array processing apparatus with on-board RAM and address generator apparatus |
US4780842A (en) * | 1986-03-26 | 1988-10-25 | Alcatel Usa, Corp. | Cellular processor apparatus capable of performing floating point arithmetic operations |
US4974198A (en) * | 1986-07-16 | 1990-11-27 | Nec Corporation | Vector processing system utilizing firm ware control to prevent delays during processing operations |
US4851995A (en) * | 1987-06-19 | 1989-07-25 | International Business Machines Corporation | Programmable variable-cycle clock circuit for skew-tolerant array processor architecture |
US5257395A (en) * | 1988-05-13 | 1993-10-26 | International Business Machines Corporation | Methods and circuit for implementing and arbitrary graph on a polymorphic mesh |
EP0349819B1 (de) * | 1988-07-05 | 1993-12-22 | Siemens Aktiengesellschaft | In integrierter Schaltungstechnik ausgeführtes digitales neuronales Netz |
US5056006A (en) * | 1988-09-12 | 1991-10-08 | General Electric Company | Parallel processor with single program storage and sequencer and simultaneous instruction processing |
US4989180A (en) * | 1989-03-10 | 1991-01-29 | Board Of Regents, The University Of Texas System | Dynamic memory with logic-in-refresh |
US5777608A (en) * | 1989-03-10 | 1998-07-07 | Board Of Regents, The University Of Texas System | Apparatus and method for in-parallel scan-line graphics rendering using content-searchable memories |
US5758148A (en) * | 1989-03-10 | 1998-05-26 | Board Of Regents, The University Of Texas System | System and method for searching a data base using a content-searchable memory |
US5001662A (en) * | 1989-04-28 | 1991-03-19 | Apple Computer, Inc. | Method and apparatus for multi-gauge computation |
CA2021192A1 (en) * | 1989-07-28 | 1991-01-29 | Malcolm A. Mumme | Simplified synchronous mesh processor |
US5053991A (en) * | 1989-10-06 | 1991-10-01 | Sanders Associates, Inc. | Content-addressable memory with soft-match capability |
US5125098A (en) * | 1989-10-06 | 1992-06-23 | Sanders Associates, Inc. | Finite state-machine employing a content-addressable memory |
JPH0833815B2 (ja) * | 1990-05-14 | 1996-03-29 | 日本電気株式会社 | 高桁乗算装置 |
JPH0658170U (ja) * | 1993-01-13 | 1994-08-12 | 本田技研工業株式会社 | 汎用エンジンの非常停止装置 |
US6148034A (en) * | 1996-12-05 | 2000-11-14 | Linden Technology Limited | Apparatus and method for determining video encoding motion compensation vectors |
US6341327B1 (en) * | 1998-08-13 | 2002-01-22 | Intel Corporation | Content addressable memory addressable by redundant form input |
GB9929269D0 (en) | 1999-12-11 | 2000-02-02 | Koninkl Philips Electronics Nv | Method and apparatus for digital correlation |
DE10206830B4 (de) * | 2002-02-18 | 2004-10-14 | Systemonic Ag | Verfahren und Anordnung zur Zusammenführung von Daten aus parallelen Datenpfaden |
JP4913685B2 (ja) * | 2007-07-04 | 2012-04-11 | 株式会社リコー | Simd型マイクロプロセッサおよびsimd型マイクロプロセッサの制御方法 |
US8755515B1 (en) | 2008-09-29 | 2014-06-17 | Wai Wu | Parallel signal processing system and method |
FR3101982B1 (fr) * | 2019-10-11 | 2024-03-08 | St Microelectronics Grenoble 2 | Détermination d'un bit indicateur |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1540996A (en) * | 1975-05-12 | 1979-02-21 | Plessey Co Ltd | Associative processors |
IT1055645B (it) * | 1975-10-24 | 1982-01-11 | Elsag | Multielaboratore elettronico associativo per elabobazioni multiple contemporanee di dati in tempo reale |
JPS5447539A (en) * | 1977-09-22 | 1979-04-14 | Nippon Telegr & Teleph Corp <Ntt> | Digital binary multiplier circuit |
US4310879A (en) * | 1979-03-08 | 1982-01-12 | Pandeya Arun K | Parallel processor having central processor memory extension |
US4287566A (en) * | 1979-09-28 | 1981-09-01 | Culler-Harrison Inc. | Array processor with parallel operations per instruction |
US4314349A (en) * | 1979-12-31 | 1982-02-02 | Goodyear Aerospace Corporation | Processing element for parallel array processors |
JPS56127266A (en) * | 1980-03-10 | 1981-10-05 | Ibm | Method of executing and controlling command stream |
-
1982
- 1982-08-02 US US06/404,242 patent/US4507748A/en not_active Expired - Fee Related
-
1983
- 1983-06-14 ZA ZA834372A patent/ZA834372B/xx unknown
- 1983-06-20 PH PH29086A patent/PH20071A/en unknown
- 1983-06-27 IN IN794/CAL/83A patent/IN158682B/en unknown
- 1983-07-12 BR BR8303716A patent/BR8303716A/pt not_active IP Right Cessation
- 1983-07-19 NZ NZ204954A patent/NZ204954A/en unknown
- 1983-07-26 AR AR83293732A patent/AR242865A1/es active
- 1983-07-26 EP EP83107304A patent/EP0100511B1/en not_active Expired
- 1983-07-26 AT AT83107304T patent/ATE48194T1/de not_active IP Right Cessation
- 1983-07-26 DE DE8383107304T patent/DE3380884D1/de not_active Expired
- 1983-07-28 AU AU17375/83A patent/AU560012B2/en not_active Ceased
- 1983-07-29 JP JP58139326A patent/JPS5943475A/ja active Granted
- 1983-07-29 CA CA000433652A patent/CA1194606A/en not_active Expired
- 1983-08-01 MX MX198247A patent/MX155395A/es unknown
- 1983-08-01 ES ES524630A patent/ES8500667A1/es not_active Expired
- 1983-08-02 KR KR1019830003623A patent/KR910004308B1/ko not_active IP Right Cessation
- 1983-08-02 BE BE2/60175A patent/BE897441A/fr not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
BR8303716A (pt) | 1984-04-24 |
EP0100511A2 (en) | 1984-02-15 |
KR910004308B1 (ko) | 1991-06-25 |
EP0100511A3 (en) | 1986-08-27 |
US4507748A (en) | 1985-03-26 |
CA1194606A (en) | 1985-10-01 |
MX155395A (es) | 1988-02-26 |
JPH0312739B2 (ko) | 1991-02-20 |
PH20071A (en) | 1986-09-18 |
EP0100511B1 (en) | 1989-11-23 |
ZA834372B (en) | 1984-03-28 |
AR242865A1 (es) | 1993-05-31 |
NZ204954A (en) | 1987-11-27 |
AU1737583A (en) | 1984-02-09 |
ES524630A0 (es) | 1984-06-16 |
DE3380884D1 (en) | 1989-12-28 |
ATE48194T1 (de) | 1989-12-15 |
IN158682B (ko) | 1987-01-03 |
ES8500667A1 (es) | 1984-06-16 |
JPS5943475A (ja) | 1984-03-10 |
BE897441A (fr) | 1984-02-02 |
AU560012B2 (en) | 1987-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR840006089A (ko) | 조합 프로세서 | |
US4748582A (en) | Parallel multiplier array with foreshortened sign extension | |
US4866652A (en) | Floating point unit using combined multiply and ALU functions | |
US4320464A (en) | Binary divider with carry-save adders | |
US5253195A (en) | High speed multiplier | |
US3795880A (en) | Partial product array multiplier | |
JPS5650439A (en) | Binary multiplier cell circuit | |
US4495593A (en) | Multiple bit encoding technique for combinational multipliers | |
US3535498A (en) | Matrix of binary add-subtract arithmetic units with bypass control | |
KR880014470A (ko) | 승산기 어레이 회로에서의 시프트 연산 수행장치 및 방법 | |
KR100308726B1 (ko) | 고속 산술 장치에서 올림수 예견가산기 스테이지의 수를 감소시키는 장치 및 방법 | |
US4545028A (en) | Partial product accumulation in high performance multipliers | |
US4677583A (en) | Apparatus for decimal multiplication | |
US5113364A (en) | Concurrent sticky-bit detection and multiplication in a multiplier circuit | |
EP0529755B1 (en) | Method and apparatus for negating an operand of a multiplication operation | |
US4013879A (en) | Digital multiplier | |
US4190894A (en) | High speed parallel multiplication apparatus with single-step summand reduction | |
US6484193B1 (en) | Fully pipelined parallel multiplier with a fast clock cycle | |
EP0534760A2 (en) | High speed multiplier device | |
US5638313A (en) | Booth multiplier with high speed output circuitry | |
US4041296A (en) | High-speed digital multiply-by-device | |
JP3453618B2 (ja) | 根の多項近似式を利用した割り算と平方根の為のプロセッサー | |
KR960009713A (ko) | 승산기에서의 부스 레코딩회로 | |
SU1193667A1 (ru) | Устройство дл умножени @ -разр дных чисел | |
SU1119008A1 (ru) | Устройство дл умножени двоичных чисел в дополнительных кодах |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |