KR880014470A - 승산기 어레이 회로에서의 시프트 연산 수행장치 및 방법 - Google Patents

승산기 어레이 회로에서의 시프트 연산 수행장치 및 방법 Download PDF

Info

Publication number
KR880014470A
KR880014470A KR1019880005629A KR880005629A KR880014470A KR 880014470 A KR880014470 A KR 880014470A KR 1019880005629 A KR1019880005629 A KR 1019880005629A KR 880005629 A KR880005629 A KR 880005629A KR 880014470 A KR880014470 A KR 880014470A
Authority
KR
South Korea
Prior art keywords
carry
signal
save
control signal
multiplier
Prior art date
Application number
KR1019880005629A
Other languages
English (en)
Inventor
엠.올리치 길버트
제이.멕레란 에드워드
에이.제이.요들로스키 로버트
Original Assignee
디지탈 이큅먼트 코오포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디지탈 이큅먼트 코오포레이숀 filed Critical 디지탈 이큅먼트 코오포레이숀
Publication of KR880014470A publication Critical patent/KR880014470A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
    • G06F7/487—Multiplying; Dividing
    • G06F7/4876—Multiplying
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
    • G06F5/012—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising in floating-point computations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499—Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49942—Significance control
    • G06F7/49947—Rounding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Complex Calculations (AREA)

Abstract

내용 없음

Description

승산기 어레이 회로에서의 시프트 연산 수행장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 캐리/세이브 가산기 유니트의 입력신호 및 출력신호를 예시한 도면.
제2도는 본 발명을 구현할 수 있는 승산기 유니트의 블록도.
제4도는 본 발명에 따라 데이타 신호 그룹을 1 내지 8자리만큼 이동시키도록 캐리/세이브 가산기 유니트단에 인가되는 제어신호를 예시한 도면.

Claims (19)

  1. 논리신호그룹을 우측으로 제어 가능한 자리수만큼 시프트시키기 위한 장치에 있어서, 복수의 캐리/세이브 가산기 유니트단을 포함하는 승산기 유니트를 구비하는데, 상기 논리 신호 그룹은 피승수 레지스터로 들어가게 되며；상기 제어 가능한 수를 상기 승산기 유니트에 대한 제어신호로 변환하기 위한 변환수단을 구비하는데, 상기 제어신호는 상기 승산기 유니트의 승수 레지스터로 들어가게 되는 것을 특징으로 하는 논리신호그룹 시프트장치.
  2. 제1항에 있어서, 상기 승산기 유니트는 승산을 수행하기 위하여 2비트 퇴각 알고리즘을 사용하는 것을 특징으로 하는 논리신호그룹 시프트장치.
  3. 제2항에 있어서, 상기 캐리/세이브 가산기 유니트 단은 연산없이 상기 단을 통해 부분합을 패스함으로써 제1제어 신호에 응답하고, 상기 논리신호그룹을 상기 단에 인가된 부분적에 1회 가산함으로써 제2 제어신호에 응답하여, 상기 신호 그룹을 상기 단에 인가된 부분적에 2회 가산하기 위하여 상기 제2 및 제3 제어신호에 응답하는 것을 특징으로 하는 논리신호그룹 시프트장치.
  4. 제3항에 있어서, 상기 승산기 유니트는 최종 캐리/세이브 가산기 유니트 단을 뒤따르는 1비트 자리이동장치를 포함하는 것을 특징으로 하는 논리신호그룹 시프트장치.
  5. 제1항에 있어서, 상기 논리신호그룹이 상기 승산기 유니트에 의해 복수회 처리될 수 있게 하기 위한 다중 패스 수단을 아울러 구비하는 것을 특징으로 하는 논리신호그룹 시프트장치.
  6. 논리신호그룹에 대한 시프트 연산을 수행하는방법에 있어서, 상기 논리신호그룹을 승산기 유니트의 피승수 레지스터에 들어가게하는 단계와； 상기 논리신호그룹을 소정수의 위치만큼 이동시키기 위하여 상기 승산기 유니트의 시프팅 장치를 사용하는 단계를 포함하는 것을 특징으로 하는 시프트 연산 수행방법.
  7. 제6항에 있어서, 상기 승산기 유니트내의 신호 그룹에 대하여 퇴긱 알고리즘에 의한 승산을 수행하기 위하여 상기 승산기 유니트를 동작시키는 단계를 아울러 포함하는 시프트 연산 수행방법.
  8. 제7항에 있어서, 상기 승산기 유니트를 복수회 시프트시키는 장치로 사용하는 단계를 아울러 포함하는 시프트 연산 수행방법.
  9. 제7항에 있어서, 상기 승산기 유니트를 각각 다수의 캐리/세이브 가산기 유니트를 포함하는 복수의 캐리/세이브 단으로 구성하는 단계를 포함하는 것을 특징으로 하는 시프트 연산 수행방법.
  10. 제9항에 있어서, 두 개의 미리 선택된 피승수 레지스터 비트 위치 신호중 하나를 관련 제어신호에 응답하여 캐리/세이브 가산기 단에 인가하는 단계를 포함하는 것을 특징으로 하는 시프트 연산 수행방법.
  11. 데이타 신호 그룹에 대한 제어가능한 시프트 연산을 수행하기 위한 장치에 있어서, 상기 데이타 신호그룹을 저장하기 위한 제1레지스터 수단과； 복수의 캐리/세이브 어레이를 구비하는데, 각 캐리/세이브 어레이는 다수의 캐리/세이브 가산기 유니트와； 상기 제1레지스터 수단의 관련 비트 위치로부터 입력신호를 선택하고 상기 관련된 비트 위치의 이웃 위치로부터 신호를 선택하기 위한 선택기 회로를 포함하며, 상기 캐리/세이브 가산기 유니트 각각은 캐리 입력신호, 합 입력신호 및 선택기회로신호에 응답하여 합출력 신호 및 캐리 출력신호를 제공하는데, 여기서 캐리/세이브 어레이로부터의 출력신호는 다음의 순차적 캐리/세이브 어레이에 대한 입력 신호이고, 상기 입력신호는 상기 다음의 순차적 캐리/세이브 어레이에 인가되고 있는 중에 소정수의 비트위치만큼 시프트되며； 상기 제어가능한 시프트연산을 행하기 위하여 상기 복수의 캐리/세이브어레이에 제어신호를 인가하기 위한 제어수단을 구비하는 것을 특징으로 하는 제어 가능한 시프트 연산장치.
  12. 제11항에 있어서, 상기 승수는 상기 제어신호에 의해 퇴각 알고리즘 제어신호로 변환되는 것을 특징으로 하는 제어가능한 시트프 연산장치.
  13. 제12항에 있어서, 상기 퇴각 알고리즘은 2비트 퇴각 알고리즘이고, 상기 제어신호는 상기 선택회로용 제어신호를 포함하는 것을 특징으로 하는 제어 가능한 시프트 연산장치.
  14. 제11항에 있어서, 최종 캐리/세이브 단으로부터의 출력 신호가 제1 캐리/세이브 단에 대한 입력 신호에 결합되는 것을 특징으로 하는 제어 가능한 시프트 연산장치.
  15. 제14항에 있어서, 상기 최종 단출력신호가 결합되는 조합 회로망을 아울러 구비하는데, 상기 합 및 상기 캐리 신호가 상기 조합 회로망에서 조합되는 것을 특징으로 하는 제어 가능한 시프트 연산장치.
  16. 제15항에 있어서, 상기 복수의 캐리/가산 단은 4개의 캐리/가산 단을 포함하며, 상기 장치는 1 내지 7비트 위치의 제어 가능한 시프트를 제공하는 것을 특징으로 하는 제어 가능한 시프트 연산장치.
  17. 제15항에 있어서, 7위치보다 큰 시프트가 상기 장치를 통하는 복수의 패스를 필요로 하는 것을 특징으로 하는 제어 가능한 시프트 연산장치.
  18. 제13항에 있어서, 상기 제어 신호가 변화없이 관련 캐리/체인 어레이를 통해 신호 그룹을 패스하기 위한 제2제어 신호를 포함하는 것을 특징으로 하는 제어 가능한 시프트 연산장치.
  19. 제13항에 있어서, 상기 제어 신호가 관련 캐리/세이브 단내의 상기 레지스터 수단으로부터 신호 그룹을 들어가게 하기 위한 제3제어신호를 포함하는 것을 특징으로 하는 제어 가능한 시프트 연산장치.
    ※ 참고사항：최초출원 내용에 의하여 공개하는 것임.
KR1019880005629A 1987-05-15 1988-05-14 승산기 어레이 회로에서의 시프트 연산 수행장치 및 방법 KR880014470A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/050,749 US4887232A (en) 1987-05-15 1987-05-15 Apparatus and method for performing a shift operation in a multiplier array circuit
US050,749 1987-05-15

Publications (1)

Publication Number Publication Date
KR880014470A true KR880014470A (ko) 1988-12-23

Family

ID=21967184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880005629A KR880014470A (ko) 1987-05-15 1988-05-14 승산기 어레이 회로에서의 시프트 연산 수행장치 및 방법

Country Status (8)

Country Link
US (1) US4887232A (ko)
EP (1) EP0291356B1 (ko)
JP (1) JPS6470827A (ko)
KR (1) KR880014470A (ko)
AU (1) AU590155B2 (ko)
BR (1) BR8802352A (ko)
CA (1) CA1287922C (ko)
DE (1) DE3888230T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160131624A (ko) * 2015-05-08 2016-11-16 (주)케이사인 암호화 방법 및 복호화 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07118630B2 (ja) * 1989-06-29 1995-12-18 三菱電機株式会社 乗算用信号処理回路
US4999796A (en) * 1989-12-14 1991-03-12 Motorola, Inc. Sticky bit detection and shifting logic
US5113364A (en) * 1990-10-29 1992-05-12 Motorola, Inc. Concurrent sticky-bit detection and multiplication in a multiplier circuit
JP2526532B2 (ja) * 1992-10-14 1996-08-21 日本プレシジョン・サーキッツ株式会社 画像処理用デジタルフィルタ
US5442576A (en) * 1994-05-26 1995-08-15 Motorola, Inc. Multibit shifting apparatus, data processor using same, and method therefor
US5436860A (en) * 1994-05-26 1995-07-25 Motorola, Inc. Combined multiplier/shifter and method therefor
US5576982A (en) * 1994-10-17 1996-11-19 Unisys Corporation Fast significant bit calculator and its application to integer multiplication and division
US5771183A (en) * 1996-06-28 1998-06-23 Intel Corporation Apparatus and method for computation of sticky bit in a multi-stage shifter used for floating point arithmetic
US5844830A (en) * 1996-08-07 1998-12-01 Sun Microsystems, Inc. Executing computer instrucrions by circuits having different latencies
KR100291383B1 (ko) * 1996-11-18 2001-09-17 윤종용 디지털신호처리를위한명령을지원하는모듈계산장치및방법
DE59813105D1 (de) 1997-12-19 2006-02-23 Infineon Technologies Ag Vorrichtung zur multiplikation mit konstanten faktoren und deren verwendung zur videokompression (mpeg)
US7343388B1 (en) * 2003-03-05 2008-03-11 Altera Corporation Implementing crossbars and barrel shifters using multiplier-accumulator blocks
US20050217017A1 (en) * 2004-04-01 2005-10-06 Moser Scott A Ergonomic grab bar assembly for bathtubs
US8933731B2 (en) 2013-03-11 2015-01-13 Freescale Semiconductor, Inc. Binary adder and multiplier circuit
US9032009B2 (en) 2013-03-11 2015-05-12 Freescale Semicondutor, Inc. Multiplier circuit
US11068238B2 (en) * 2019-05-21 2021-07-20 Arm Limited Multiplier circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4229800A (en) * 1978-12-06 1980-10-21 American Microsystems, Inc. Round off correction logic for modified Booth's algorithm
JPS57141753A (en) * 1981-02-25 1982-09-02 Nec Corp Multiplication circuit
US4495593A (en) * 1982-07-01 1985-01-22 Hewlett-Packard Company Multiple bit encoding technique for combinational multipliers
US4597053A (en) * 1983-07-01 1986-06-24 Codex Corporation Two-pass multiplier/accumulator circuit
JPS60163128A (ja) * 1984-02-02 1985-08-26 Nec Corp 乗算回路
JPS60237534A (ja) * 1984-05-09 1985-11-26 Toshiba Corp 並列乗算器
JPS6152741A (ja) * 1984-08-22 1986-03-15 Nec Corp シフト機能付乗算回路
JPS61114338A (ja) * 1984-11-09 1986-06-02 Hitachi Ltd 乗算器
US4748582A (en) * 1985-06-19 1988-05-31 Advanced Micro Devices, Inc. Parallel multiplier array with foreshortened sign extension

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160131624A (ko) * 2015-05-08 2016-11-16 (주)케이사인 암호화 방법 및 복호화 방법

Also Published As

Publication number Publication date
US4887232A (en) 1989-12-12
CA1287922C (en) 1991-08-20
JPS6470827A (en) 1989-03-16
AU590155B2 (en) 1989-10-26
EP0291356A2 (en) 1988-11-17
EP0291356A3 (en) 1990-01-10
AU1619188A (en) 1988-11-17
BR8802352A (pt) 1988-12-13
EP0291356B1 (en) 1994-03-09
DE3888230D1 (de) 1994-04-14
DE3888230T2 (de) 1994-07-28

Similar Documents

Publication Publication Date Title
KR880014470A (ko) 승산기 어레이 회로에서의 시프트 연산 수행장치 및 방법
US5081573A (en) Parallel processing system
KR840006089A (ko) 조합 프로세서
KR930701786A (ko) 특수 용도의 산술 부울 유니트를 사용하는 방법 및 장치
US3795880A (en) Partial product array multiplier
US4135249A (en) Signed double precision multiplication logic
KR950033804A (ko) 결합 멀티플라이어/시프터 및 이를 위한 방법
US5126964A (en) High performance bit-sliced multiplier circuit
US4706211A (en) Digital multiplying circuit
US5177703A (en) Division circuit using higher radices
GB2263002A (en) Parallel binary adder.
US4941121A (en) Apparatus for high performance multiplication
KR880004375A (ko) 집적회로를 사용한 적의 합계를 얻는 방법 및 장치
US4041296A (en) High-speed digital multiply-by-device
KR960009713A (ko) 승산기에서의 부스 레코딩회로
JPH06274314A (ja) データ処理システム
RU1791818C (ru) Устройство дл контрол остаточного кода по модулю три
SU748412A1 (ru) Устройство дл умножени двоичных чисел
SU600554A1 (ru) Матричное множительное устройство
RU2054709C1 (ru) Устройство для умножения чисел в позиционном коде
JPS6115232A (ja) 乗算装置
JPH04364525A (ja) 並列演算装置
SU798863A1 (ru) Цифровое устройство дл реше-Ни СиСТЕМ АлгЕбРАичЕСКиХ уРАВ-НЕНий
EP0129039A1 (en) Improved multiplier architecture
KR19990005455A (ko) 파이프라인 방식의 부스 알고리듬을 이용한 곱셈 방법 및 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid