KR880004375A - 집적회로를 사용한 적의 합계를 얻는 방법 및 장치 - Google Patents

집적회로를 사용한 적의 합계를 얻는 방법 및 장치 Download PDF

Info

Publication number
KR880004375A
KR880004375A KR870010335A KR870010335A KR880004375A KR 880004375 A KR880004375 A KR 880004375A KR 870010335 A KR870010335 A KR 870010335A KR 870010335 A KR870010335 A KR 870010335A KR 880004375 A KR880004375 A KR 880004375A
Authority
KR
South Korea
Prior art keywords
multiplier
sum
adder
integrated circuit
digit
Prior art date
Application number
KR870010335A
Other languages
English (en)
Other versions
KR910001053B1 (en
Inventor
다까시 아오끼
야스시 이나모또
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR880004375A publication Critical patent/KR880004375A/ko
Application granted granted Critical
Publication of KR910001053B1 publication Critical patent/KR910001053B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G06F7/53—Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel
    • G06F7/5324—Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel partitioned, i.e. using repetitively a smaller parallel parallel multiplier or using an array of such smaller multipliers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G06F7/533—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even
    • G06F7/5334—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product
    • G06F7/5336—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product overlapped, i.e. with successive bitgroups sharing one or more bits being recoded into signed digit representation, e.g. using the Modified Booth Algorithm
    • G06F7/5338—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product overlapped, i.e. with successive bitgroups sharing one or more bits being recoded into signed digit representation, e.g. using the Modified Booth Algorithm each bitgroup having two new bits, e.g. 2nd order MBA
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/5443—Sum of products
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
    • G06F2207/3804—Details
    • G06F2207/386—Special constructional features
    • G06F2207/3884—Pipelining

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)

Abstract

내용 없음

Description

집적회로를 사용한 적의 합계를 얻는 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 제1실시예에 따른 IC 사이의 배선의 개략도.
제4A도와 4B도는 제3도에 도시된 실시예의 상세한 배선도.
제5도는 제3도에 도시된 IC의 회로도.

Claims (8)

  1. 승산될 한쌍의 오퍼랜드간의 적(積)이 다수쌍에 대하여 계산되고, 다수의 적의 합이 계산될때 적의 합계의 계산이 적을 합계하는 소정의 승산기와 가신기를 사용하여 실행되는 적의 합계를 얻는 방법에 있어서, 승산되는 오퍼랜드의 적어도 일부를 소정자리수 길이를 갖는 다수 부분으로 나누는 단계; 그룹으로 동일한 자리수 위치를 갖는 각 쌍의 오퍼랜드내의 적의 합을 얻는 단계; 및 다른 가산기에 의하여 그룹별로 계산된 적의 합계를 가산하고, 그룹내의 오퍼랜드의 자리수 위치에 대응하는 합계의 자리수 위치를 시프트하는 단계로 구성되는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 다른 가산기에 인가되며, 합의 자리수 위치로 인하여 가산될 필요가 없는 하위 자리수를 바이패스 하는 단계, 및 상기 다른 가산기에 의하여 상기 가산결과의 최하위수 아래에 바이패스된 하위수를 부가하는 단계를 더욱 포함하는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 피승수와 승수로 구성되는 오퍼랜드의 분할이 피승수에 대하여 2비트씩이며, 승수에 대하여 4비트씩인 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 곱셈을 하는 승산기수단이 확장된 부스 알고리즘을 사용하는 것을 특징으로 하는 방법.
  5. 적의 합을 얻는 장치에 있어서, 각각이 다수의 승산기수단, 승산기수단에 의하여 계산된 적을 가산하는 가산기그룹, 및 외부입력을 가지며 가산기 그룹으로부터의 합을 전단계 집적회로로부터 얻어진 계산결과에 가산하는 가산기로 구성되고; 배선에 의하여 계산되는 피승수와 승수의 적어도일부가 소정의 자리수로 나뉘어지고, 나뉘어진 수가 승산기 수단에 공급되며, 및 동일한 수위치를 갖는 피승수와 승수의 적이 가산되며; 및 배선에 의하여 각 집적회로에서 적의 합의 결과가 하위수 없이 피승수와 승수의 자리수 위치에 응하여 자리수의 시프트에 의하여 다음 단계 집적회로의 외부입력에 공급되는 것을 특징으로 하는 장치.
  6. 제5항에 있어서, 각 집적회로에서 적의 합의 결과가 집적회로와 최종단계의 결과를 수신하는 가산기에 공급되며, 각 집적회로에서 적의 합의 결과중 하위수가 다음 단계 집적회로에 의하여 가산될 필요가 없는 하위수를 직접 수신하며, 하위수 부분이 가산기를 바이패스하는 배선을 더욱 포함하는 것을 특징으로 하는 장치.
  7. 제5항에 있어서, 각각이 9승산기수단을 포함하며, 피승수와 승수의 9쌍의 상기 적의 합이 계산되고, 피승수는 2비트로 나뉘고, 승수는 4비트로 나뉘는 8직접회로를 더욱 포함하는 것을 특징으로 하는 장치.
  8. 제5항에 있어서, 승산기수단이 확장된 부스 알고리즘을 사용하는 승산기인 것을 특징으로 하는 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR878710335A 1986-09-17 1987-09-17 Sum of product calculating method by using ic's KR910001053B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61218304A JPH0816903B2 (ja) 1986-09-17 1986-09-17 積和演算回路
JP218304 1986-09-17

Publications (2)

Publication Number Publication Date
KR880004375A true KR880004375A (ko) 1988-06-03
KR910001053B1 KR910001053B1 (en) 1991-02-23

Family

ID=16717739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR878710335A KR910001053B1 (en) 1986-09-17 1987-09-17 Sum of product calculating method by using ic's

Country Status (4)

Country Link
US (1) US5138574A (ko)
EP (1) EP0260618B1 (ko)
JP (1) JPH0816903B2 (ko)
KR (1) KR910001053B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE58908705D1 (de) * 1989-09-20 1995-01-12 Itt Ind Gmbh Deutsche Schaltungsanordnung zur Produktsummenberechnung.
US5586070A (en) * 1994-08-03 1996-12-17 Chromatic Research, Inc. Structure and method for embedding two small multipliers in a larger multiplier
US6092094A (en) * 1996-04-17 2000-07-18 Advanced Micro Devices, Inc. Execute unit configured to selectably interpret an operand as multiple operands or as a single operand
WO1997046014A1 (en) * 1996-05-30 1997-12-04 Sony Corporation Device and method for converting image information and circuit and method for operating sum of products
US6523055B1 (en) 1999-01-20 2003-02-18 Lsi Logic Corporation Circuit and method for multiplying and accumulating the sum of two products in a single cycle
KR102434401B1 (ko) 2019-06-14 2022-08-22 포항공과대학교 산학협력단 뉴럴 네트워크 가속기

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5547420B2 (ko) * 1972-02-21 1980-11-29
US3814924A (en) * 1973-03-12 1974-06-04 Control Data Corp Pipeline binary multiplier
JPS57199044A (en) * 1981-06-03 1982-12-06 Fujitsu Ltd Multiplying device
JPS59194242A (ja) * 1983-04-19 1984-11-05 Toshiba Corp ディジタル乗算累積加算装置
US4594680A (en) * 1983-05-04 1986-06-10 Sperry Corporation Apparatus for performing quadratic convergence division in a large data processing system
JPH0640301B2 (ja) * 1983-09-22 1994-05-25 ソニー株式会社 並列乗算回路
US4679164A (en) * 1984-12-17 1987-07-07 The United States Of America As Represented By The Secretary Of The Army Digital high speed programmable convolver
JPS61220028A (ja) * 1985-03-27 1986-09-30 Hitachi Ltd 乗算装置

Also Published As

Publication number Publication date
EP0260618A2 (en) 1988-03-23
EP0260618A3 (en) 1990-08-22
JPH0816903B2 (ja) 1996-02-21
JPS6373472A (ja) 1988-04-04
KR910001053B1 (en) 1991-02-23
US5138574A (en) 1992-08-11
EP0260618B1 (en) 1994-11-30

Similar Documents

Publication Publication Date Title
Dadda Some schemes for parallel multipliers
US4809212A (en) High throughput extended-precision multiplier
KR830008252A (ko) 데이타 처리 시스템
KR910000787B1 (ko) 데이타 처리 가속기
KR980004018A (ko) 데이타 처리장치 및 마이크로컴퓨터
KR880014470A (ko) 승산기 어레이 회로에서의 시프트 연산 수행장치 및 방법
KR920013922A (ko) 내적연산회로
Tadokoro et al. Discrete Fourier transform computation via the Walsh transform
KR880004375A (ko) 집적회로를 사용한 적의 합계를 얻는 방법 및 장치
KR980004016A (ko) 연산 처리 장치
EP0670061B1 (en) Enhanced fast multiplier
KR960019970A (ko) 신호처리장치
KR920017363A (ko) 직렬 입출력 승산회로
KR960009713A (ko) 승산기에서의 부스 레코딩회로
KR870008326A (ko) 반도체 집적회로 장치
JPS5595148A (en) Binary arithmetic circuit
RU2001428C1 (ru) Устройство дл сложени
SU788106A1 (ru) Квадратор
SU748412A1 (ru) Устройство дл умножени двоичных чисел
JPS62145470A (ja) マトリツクス計算用乗算器
JPH0784762A (ja) 乗算回路
SU511590A1 (ru) Устройство дл делени чисел
KR920020850A (ko) 부동 소숫점 승.제산장치
SU748411A1 (ru) Устройство дл умножени двоичных чисел
JPH0426495B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990211

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee