Изобретение относитс к вычислительной технике и может использоватьс в процессорах вычислительных систем. . Известен квадратор, содержащий регистр множимого, сдвигающий регистр множител , накапливающий регистр частишых произведений , логические схемы управлени 1. Недостатком известного устройства вл етс низкое быстродействие. Наиболее близким по технической сущности к предложенному вл етс квадратор, содержа щий блок пам ти, к адресному входу которого подключены старшие разр ды информационного входа устройства. (2). Недостатком устройства вл етс значительный объем, оборудовани . Цель изобретени - уменьшение объема аппаратуры. Поставленна цель достигаетс тем, что ква рато.р, содержащий блок пам ти, к адресному входу которого подключены старщие разр ды информационного входа устройства, дополнительно содержит сумматор на М разр дов (где М - разр дность информационного кода устройства), причем выход блока пам ти подключен к первому входу сумматора, второй вход которюго соединен с выходом умножител , первый и второй входы которого подключены соответственно к старщим и младщим разр дам информационного входа устройства, выход сумматора вл етс выходом устройства. На чертеже представлена функциональна схема предлагаемого квадратора. Устройство Содержит блок 1 пам ти, умножитель 2, сумматор 3. Квадратор работает следующим образом. Квадратор вырабатьгаает квадрат М-разр дного числа X 1, округленный до М разр дов. При представлении X в виде X X, + X,, где X, 1 и Xj 1 - числа, полученные соответственно из старщих и младщих разр дов исходного числа, имеем Х Xj-h ,Х, + 2- Х2. Первое слагаемое в этом выражении получаем с помощью блока пам ти, второе - на умножителе, третье - не:учитьшаем, так как оно меньше цены младшего разр да. 3 Так как второе слагаемое представл ет собой произведение X, на Xj, сдвинутое на М/2-1 разр дов вправо, то от умножител при1тмаютс только М/2 + 1 старишх разр дов произведени , остальные оказываютс за пределами разр дной сетки и отбрасываютс . Результат получаем на выходе сумматора как сумму двух /первых слагаемых. Емкость блока .1 пам ти в устройстве равна М х бит,в известном - М х би т.е. в раз больше. Уменьшение объема ПЗУ (пам ти) многократно компенсирует объем введенных & квадратор блоков: умножител и сумматора. Формула изобретени Квадратор, содержащий блок пам ти, к адресному входу которого подключены старшие разр ды информационного входа устройства, отличающийс тем, что, с цепью уменьшени объема аппаратурных затрат, он содержит сумматор на М разр дов (где М разр дность информационного кода устройства), причем выход блока пам ти подключен к первому входу сумматора, второй вход которого соединен с выходом .умножител , первый и второй входы которого подключены соответственно к старшим и младшим разр дам информационного входа устройства, выход сумматора вл етс выходом устройства. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 598074, кл. G 06 F 7/38, 1975.