KR870008326A - 반도체 집적회로 장치 - Google Patents
반도체 집적회로 장치 Download PDFInfo
- Publication number
- KR870008326A KR870008326A KR870001316A KR870001316A KR870008326A KR 870008326 A KR870008326 A KR 870008326A KR 870001316 A KR870001316 A KR 870001316A KR 870001316 A KR870001316 A KR 870001316A KR 870008326 A KR870008326 A KR 870008326A
- Authority
- KR
- South Korea
- Prior art keywords
- stages
- shift register
- stage
- integrated circuit
- semiconductor integrated
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/188—Organisation of a multiplicity of shift registers, e.g. regeneration, timing or input-output circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shift Register Type Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 반도체집적회로장치의 평면도로서, 특히 본 발명에 의한 시프트레지스터의 스테이지구성도이고,
제 2 도 및 제 3 도는 반도체집적회로장치의 평면도로서, 특히 본 발명에 의한 2개의 시프트레지스터의 스테이지 구성도이고,
Claims (6)
- 시프트레지스터를 구비하고, 상기 시프트레지스터는 전기적으로 직렬접속된 복수의 스테이지를 가지며, 상기 시프트레지스터의 제 1 스테이지는 데이터입력단자에 보다 가까운 위치에 배치되고, 후속의 기타스테이지는 서로 다른 위치에 순차적으로 직렬 배치되고, 이들 스테이지의 체인은 특정위치에서 접히고, 후속의 추가스테이지는 상기 기타스테이지 사이의 공간을 점유하도록 서로 다른 위치에 순차적으로 직렬 배치되고, 마지막 스테이지는 출력단자에 보다 가까운 위치에 배치된 것을 특징으로 하는 반도체집적회로 장치.
- 제 1 항에 있어서, 상기 입력단자와 상기 출력단자는 동일한 단자인 것을 특징으로 하는 반도체집적회로 장치.
- 제 1 항에 있어서, 마지막 스테이지의 출력데이터는 제 1 스테이지로 피이드백되는 것을 특징으로하는 반도체집적회로 장치.
- 복수의 시프트레지스터를 구비하고, 각각의 시프트레지스터는 전기적으로 직렬접속된 복수의 스테이지를 가지며, 제 1 시프트 레지스터의 제 1 스테이지는 제 1 입력단자에 보다 가까운 위치에 배치되고, 후속의 기타스테이지는 간격을 두고 순차적으로 직렬로 배치되고, 상기 제 1 시프트레지스터의 스테이지의 체인은 특정 스테이지에서 접히고, 후속의 추가스테이지는 상기 기타스테이지 사이의 공간을 점유하도록 간격을 두고 순차적으로 직렬접속되고, 순차적으로 직렬접속되고, 마지막스테이지는 제 1 출력단자에 보다 가까운 위치에 배치되고, 기타시프트 레지스터의 스테이지의 체인은 상기 제 1 시프트레지스터와 대략 동일한 방식으로 배치하므로써, 상기 제 1 시프트레지스터의 스테이지 사이의 공간을 점유케 하는 한편 상기 기타시프트 레지스터의 제 1 스테이지 및 마지막 스테이지가 각각의 입력단자와 출력단자에 보다 가까운 위치에 배치되도록 한 것을 특징으로 하는 반도체집적회로 장치.
- 제 4 항에 있어서, 각 시프트레지스터에 대응하는 상기 입력단자 및 출력단자는 각각 동일한 단자인 것을 특징으로 하는 반도체집적회로 장치.
- 제 4 항에 있어서, 각 시프트레지스터의 마지막 스테이지의 출력데이터는 각 시프트레지스터의 제 1 스테이지로 귀환하는 것을 특징으로 하는 반도체집적회로 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34677 | 1986-02-18 | ||
JP61034677A JPH06101235B2 (ja) | 1986-02-18 | 1986-02-18 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR870008326A true KR870008326A (ko) | 1987-09-25 |
KR900008190B1 KR900008190B1 (ko) | 1990-11-05 |
Family
ID=12421053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019870001316A KR900008190B1 (ko) | 1986-02-18 | 1987-02-18 | 반도체집적회로장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4821299A (ko) |
JP (1) | JPH06101235B2 (ko) |
KR (1) | KR900008190B1 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0225921A (ja) * | 1988-07-15 | 1990-01-29 | Toshiba Corp | バレルシフタ |
JPH04134798A (ja) * | 1990-09-26 | 1992-05-08 | Nec Kansai Ltd | 双方向シフトレジスタ |
DE19503782A1 (de) * | 1995-02-04 | 1996-08-08 | Philips Patentverwaltung | Verzögerungsschaltung |
JP2004177433A (ja) | 2002-11-22 | 2004-06-24 | Sharp Corp | シフトレジスタブロック、それを備えたデータ信号線駆動回路及び表示装置 |
KR100606972B1 (ko) * | 2004-06-28 | 2006-08-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동부 |
WO2007139964A2 (en) * | 2006-05-26 | 2007-12-06 | Vns Portfolio Llc | Circular register arrays of a computer |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3683203A (en) * | 1969-09-08 | 1972-08-08 | Gen Instrument Corp | Electronic shift register system |
JPS53112040A (en) * | 1977-03-11 | 1978-09-30 | Citizen Watch Co Ltd | Shift register circuit |
JPS6132139A (ja) * | 1984-07-24 | 1986-02-14 | Nec Corp | 双方向バレルシフト回路 |
-
1986
- 1986-02-18 JP JP61034677A patent/JPH06101235B2/ja not_active Expired - Lifetime
-
1987
- 1987-02-17 US US07/015,347 patent/US4821299A/en not_active Expired - Lifetime
- 1987-02-18 KR KR1019870001316A patent/KR900008190B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH06101235B2 (ja) | 1994-12-12 |
KR900008190B1 (ko) | 1990-11-05 |
US4821299A (en) | 1989-04-11 |
JPS6316500A (ja) | 1988-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880010573A (ko) | 대규모 반도체 논리장치 | |
KR900013616A (ko) | 집적회로의 배치배선방식 | |
KR870009400A (ko) | 검사하기에 용이한 반도체 lsi장치 | |
KR880008342A (ko) | 반도체 집적회로 | |
KR850005059A (ko) | 스위칭 잡음을 감소시킨 lsi 게이트 어레이 | |
KR880014475A (ko) | 반도체 집적회로장치 | |
KR920015910A (ko) | 연산회로 | |
KR880003415A (ko) | 반도체 집적 회로 | |
KR870008316A (ko) | 반도체 기억장치 | |
KR900013508A (ko) | 집적회로 | |
KR870008326A (ko) | 반도체 집적회로 장치 | |
KR860003605A (ko) | 반도체 메모리 장치 | |
KR880011922A (ko) | 확산저항을 가지는 집적회로 | |
KR950001318A (ko) | 반도체집적회로의테스트회로 | |
KR920017101A (ko) | 반도체 메모리 장치의 워드라인 드라이버단 배치방법 | |
KR910020896A (ko) | 반도체집적회로 | |
JP2000258500A5 (ko) | ||
KR880005743A (ko) | 비교기 | |
KR900002177A (ko) | 기호압축회로 | |
KR900002557A (ko) | 배럴시프터 | |
KR920017363A (ko) | 직렬 입출력 승산회로 | |
KR940008248A (ko) | 리세트회로 | |
KR860007666A (ko) | 복수 메모리셀 어레이용 공통 구동회로를 갖는 반도체 메모리 장치 | |
KR970055454A (ko) | 지연회로 | |
KR900010582A (ko) | 데이타 처리기용 결합 회로망 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061026 Year of fee payment: 17 |
|
EXPY | Expiration of term |