KR860007666A - 복수 메모리셀 어레이용 공통 구동회로를 갖는 반도체 메모리 장치 - Google Patents

복수 메모리셀 어레이용 공통 구동회로를 갖는 반도체 메모리 장치 Download PDF

Info

Publication number
KR860007666A
KR860007666A KR1019860002324A KR860002324A KR860007666A KR 860007666 A KR860007666 A KR 860007666A KR 1019860002324 A KR1019860002324 A KR 1019860002324A KR 860002324 A KR860002324 A KR 860002324A KR 860007666 A KR860007666 A KR 860007666A
Authority
KR
South Korea
Prior art keywords
memory device
memory cell
semiconductor memory
series
circuits
Prior art date
Application number
KR1019860002324A
Other languages
English (en)
Other versions
KR910000877B1 (ko
Inventor
기미아끼 사또
요시히로 다께마에
마사오 나까노
노부미 고다마
Original Assignee
후지쓰가부시끼가이샤
원본미기재
후지쓰가부 시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=13368243&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR860007666(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 후지쓰가부시끼가이샤, 원본미기재, 후지쓰가부 시끼가이샤 filed Critical 후지쓰가부시끼가이샤
Publication of KR860007666A publication Critical patent/KR860007666A/ko
Application granted granted Critical
Publication of KR910000877B1 publication Critical patent/KR910000877B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Abstract

내용 없음

Description

복수 메모리셀 어레이용 공통 구동회로를 갖는 반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 일실시예에 의한 반도체 메모리 장치의 개략도.
제 2 도는 제 1 도에 보인 장치의 패턴의 배열의 일례도.

Claims (4)

  1. 제 1 메모리셀 어레이 및 제 1 데이타 입력 및 출력부분, 제 2 메모리셀 어레이 및 제 2 테이타 입력 및 출력부분, 그리고 상기 제 1 및 제 2 데이타 입력 및 출력부분들간의 디코오더 회로를 갖고 있되, 상기 디코오더회로는 어드레스 라인들과, 어드레스 신호들을 수신하고 또한 선택신호를 발생시키기 위한 일련의 로직게이트 회로들과, 상기 선택신호들을 수신하고 또한 구동신호들을 발생시키기 위한 상기 일련의 로직게이트 회로들에 대응하는 일련의 구동 회로들을 포함하며, 상기 일련의 구동회로들은 제 1 및 제 2 메모리셀 어레이들에 공통인 구동회로들로서 제공되며, 상기 구동회로의 출력단자는 상기 제 1 데이타 입력 및 출력부분과 직접 연결되며 또한 상기 디코오더 회로를 횡단하는 배선들을 통해 상기 제 2 데이타 입력및 출력부분과 연결되는 것이 특징인 복수 메모리셀어레이용 공동 구동회로를 갖는 반도체 메모리 장치.
  2. 제 1 항에서, 상기 제 1 및 제 2 메모리셀 어레이들은 좌측부분과 우측부분에 위치되며 또한 상기 디코오더 회로는 상기 반도체 메모리 장치의 중심부분에 위치되는 것이 특징인 복수 메모리셀 어레이용 공통 구동회로를 갖는 반도체 메모리 장치.
  3. 제 1 항에서, 상기 구동회로들 각각은 상기 로직게이트회로들 각각에 대응하는 것이 특징인 복수 메모리셀 어레이용 공통 구동회로를 갖는 반도체 메모리 장치.
  4. 제 1 항에서, 상기 일련의 구동회로들은 상기 일련의 로직 게이트 회로들의 일측에 위치되는 것이 특징인 복수 메모리셀 어레이용 공통 구동회로를 갖는 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860002324A 1985-03-30 1986-03-28 복수 메모리셀 어레이용 공통 구동회로를 갖는 반도체 메모리 장치 KR910000877B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP68247 1985-03-30
JP60068247A JPS61227289A (ja) 1985-03-30 1985-03-30 半導体記憶装置
JP60-068247 1985-03-30

Publications (2)

Publication Number Publication Date
KR860007666A true KR860007666A (ko) 1986-10-15
KR910000877B1 KR910000877B1 (ko) 1991-02-11

Family

ID=13368243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860002324A KR910000877B1 (ko) 1985-03-30 1986-03-28 복수 메모리셀 어레이용 공통 구동회로를 갖는 반도체 메모리 장치

Country Status (5)

Country Link
US (1) US4896302A (ko)
EP (1) EP0201185B1 (ko)
JP (1) JPS61227289A (ko)
KR (1) KR910000877B1 (ko)
DE (1) DE3676737D1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01263992A (ja) * 1988-04-13 1989-10-20 Toshiba Corp 半導体集積回路
JP2692357B2 (ja) * 1989-08-30 1997-12-17 日本電気株式会社 半導体記憶装置
US5195053A (en) * 1989-08-30 1993-03-16 Nec Corporation Semiconductor memory device wired to accommodate increased capacity without increasing the size of the semiconductor memory device
US5175446A (en) * 1991-02-14 1992-12-29 Thomson, S.A. Demultiplexer including a three-state gate
JP2817533B2 (ja) * 1991-09-27 1998-10-30 日本電気株式会社 半導体集積回路装置
US7087943B2 (en) * 2003-05-08 2006-08-08 Intel Corporation Direct alignment scheme between multiple lithography layers

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043585B2 (ja) * 1977-12-21 1985-09-28 日本電気株式会社 半導体集積回路
US4264828A (en) * 1978-11-27 1981-04-28 Intel Corporation MOS Static decoding circuit
JPS573289A (en) * 1980-06-04 1982-01-08 Hitachi Ltd Semiconductor storing circuit device
JPS5727477A (en) * 1980-07-23 1982-02-13 Nec Corp Memory circuit
JPS57198592A (en) * 1981-05-29 1982-12-06 Hitachi Ltd Semiconductor memory device
EP0101884A3 (en) * 1982-07-21 1987-09-02 Hitachi, Ltd. Monolithic semiconductor memory
JPS59178685A (ja) * 1983-03-30 1984-10-09 Toshiba Corp 半導体記憶回路
JPS609152A (ja) * 1983-06-29 1985-01-18 Fujitsu Ltd 半導体装置
US4608672A (en) * 1983-07-14 1986-08-26 Honeywell Inc. Semiconductor memory
US4611131A (en) * 1983-08-31 1986-09-09 Texas Instruments Incorporated Low power decoder-driver circuit
US4724531A (en) * 1984-07-18 1988-02-09 Hughes Aircraft Company Gate array with bidirectional symmetry
US4700328A (en) * 1985-07-11 1987-10-13 Intel Corporation High speed and high efficiency layout for dram circuits

Also Published As

Publication number Publication date
EP0201185B1 (en) 1991-01-09
EP0201185A2 (en) 1986-11-12
EP0201185A3 (en) 1988-07-27
US4896302A (en) 1990-01-23
JPS61227289A (ja) 1986-10-09
DE3676737D1 (de) 1991-02-14
JPH036596B2 (ko) 1991-01-30
KR910000877B1 (ko) 1991-02-11

Similar Documents

Publication Publication Date Title
KR920008768A (ko) 반도체기억장치
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR880011797A (ko) 반도체 기억장치
KR850004684A (ko) 반도체 기억 장치
KR900000904A (ko) 반도체기억장치와 이것을 이용한 데이터패스(data path)
KR890008833A (ko) 반도체메모리
KR880013168A (ko) 반도체 기억장치
KR870000708A (ko) 동작검사를 행하는 반도체 메모리 장치
KR870008316A (ko) 반도체 기억장치
KR950006852A (ko) 고속동작을 위한 입출력라인구동방식을 가지는 반도체메모리장치
KR930020447A (ko) 반도체 메모리 장치의 비트라인 프리차아지방식
KR910010523A (ko) 마스터 슬라이스형 반도체 집적 회로
KR840005593A (ko) 모노리식(monolithic) 반도체 메모리
KR890015270A (ko) 반도체메모리장치
KR880000966A (ko) 메모리셀 블록의 선택적 동작이 가능한 반도체 메모리 장치
KR920010632A (ko) 반도체 메모리 디바이스
KR860003605A (ko) 반도체 메모리 장치
KR870002583A (ko) 반도체 기억장치
KR930015355A (ko) 이중전압 아이솔레이션을 갖춘 고속 3단 디코더
KR860007666A (ko) 복수 메모리셀 어레이용 공통 구동회로를 갖는 반도체 메모리 장치
KR970023404A (ko) 계층적 비트라인 구조를 갖는 반도체 메모리 장치
JPH06195968A (ja) 集積半導体メモリ装置
KR890007287A (ko) 반도체 기억장치
KR860004408A (ko) 반도체 메모리 장치
KR900019036A (ko) 반도체기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060210

Year of fee payment: 16

EXPY Expiration of term