KR870008316A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR870008316A
KR870008316A KR870001317A KR870001317A KR870008316A KR 870008316 A KR870008316 A KR 870008316A KR 870001317 A KR870001317 A KR 870001317A KR 870001317 A KR870001317 A KR 870001317A KR 870008316 A KR870008316 A KR 870008316A
Authority
KR
South Korea
Prior art keywords
control signal
continuous
memory
signal line
continuous memory
Prior art date
Application number
KR870001317A
Other languages
English (en)
Other versions
KR910009122B1 (ko
Inventor
히데끼 가와이
마사루 후지이
기요또 오오다
요시까즈 마에야마
Original Assignee
후지모도 카즈오
마쯔시다덴시고오교오 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지모도 카즈오, 마쯔시다덴시고오교오 가부시기가이샤 filed Critical 후지모도 카즈오
Publication of KR870008316A publication Critical patent/KR870008316A/ko
Application granted granted Critical
Publication of KR910009122B1 publication Critical patent/KR910009122B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명 반도체 기억장치의 요부 평면도.
제 2 도는 본 발명 반도체 기억장치의 더 상세한 구조의 평면도.
제 3 도는 본 발명 반도체 기억장치의 제어신호선의 전기 접속도.

Claims (9)

  1. 반도체기판을 구비하고, 이 반도체기판상에는 2이상의 메모리셀어레이를 형성시키고, 이 메모리셀어레이 사이에는 연속메모리수단 및 제어신호선수단을 집단적으로 배치하고, 상기 메모리셀어레이의 적어도 일측에는, 상기 연속메모리수단 및 제어신호선수단의 적어도 일단에 수직으로 인접하여 상기 연속메모리 수단 및 제어신호선수단에 접속된 주변회로수단을 배치하여서 된 반도체 기억장치.
  2. 제 1 항에 있어서, 상기 연속메모리수단이 상기 제어신호선수단의 양측에 배치된 것을 특징으로 하는 반도체 기억장치.
  3. 제 1 항에 있어서, 상기 제어신호선수단은 공통본선과, 이 공통본선에 상기 연속메모리수단을 접속하는 지선으로 구성된 것을 특징으로 하는 반도체 기억장치.
  4. 제 1 항에 있어서, 상기 연속메모리수단과 상기 메모리셀어레이사이에 배치된 디코어더수단을 구비한 것을 특징으로 하는 반도체 기억장치.
  5. 제 1 항에 있어서, 상기 연속 메모리수단은 시프트레지스터인 것을 특징으로 하는 반도체 기억장치.
  6. 반도체기판을 구비하고, 상기 반도체기판상에는 2이상의 메모리셀어레이를 형성시키고, 상기 메모리셀어레이사이에는 복수의 연속메모리수단을 집단적으로 배치하고, 상기 연속 메모리수단의 중앙에는 복수 및 제어신호선수단을 집단적으로 배치하고, 상기 메모리셀어레이의 적어도 일측에는 상기 연속메모리수단 및 상기 제어신호선수단의 적어도 일단에 수직으로 인접하여 상기 연속 메모리수단 및 상기 제어신호선수단에 접속된 주변회로수단을 배치하고, 상기 제어신호선수단은 3가닥이상의 제어신호선으로 구성되고, 상기 주변회로수단은 적어도 판독제어신호발생기, 연속메모리제어신호 발생기, 기록제어신호발생기 및 입출력회로로 구성되고, 상기 각각의 제어신호발생기는 상기 3가닥의 제어신호선에 각각 접속되고, 상기 입출력회로는 사이 연속메모리수단에 접속된 것을 특징으로 하는 반도체 기억장치.
  7. 제 6 항에 있어서, 상기 제어신호선은 공통본선과 이 공통본선에 상기 연속메모리수단을 연결하는 지선으로 구성된 것을 특징으로 하는 반도체 기억장치.
  8. 제 6 항에 있어서, 상기 연속메모리수단과 상기 메모리셀어레이사이에는 디코오더 수단이 배치된 것을 특징으로 하는 반도체 기억장치.
  9. 제 6 항에 있어서, 상기 연속메모리수단이 시프트레지스터인 것은 특징으로 하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870001317A 1986-02-18 1987-02-18 고속으로 안정하게 작동할수 있는 반도체 기억소자의 배열 KR910009122B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP61-34679 1986-02-18
JP61034679A JPS62192086A (ja) 1986-02-18 1986-02-18 半導体記憶装置
JP34679 1986-02-18

Publications (2)

Publication Number Publication Date
KR870008316A true KR870008316A (ko) 1987-09-25
KR910009122B1 KR910009122B1 (ko) 1991-10-31

Family

ID=12421102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870001317A KR910009122B1 (ko) 1986-02-18 1987-02-18 고속으로 안정하게 작동할수 있는 반도체 기억소자의 배열

Country Status (3)

Country Link
US (1) US4796224A (ko)
JP (1) JPS62192086A (ko)
KR (1) KR910009122B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5265045A (en) * 1986-10-31 1993-11-23 Hitachi, Ltd. Semiconductor integrated circuit device with built-in memory circuit group
JPS6468851A (en) * 1987-09-09 1989-03-14 Nippon Electric Ic Microcomput Semiconductor integrated circuit
US5014242A (en) * 1987-12-10 1991-05-07 Hitachi, Ltd. Semiconductor device for a ram disposed on chip so as to minimize distances of signal paths between the logic circuits and memory circuit
US5093807A (en) * 1987-12-23 1992-03-03 Texas Instruments Incorporated Video frame storage system
US5587962A (en) * 1987-12-23 1996-12-24 Texas Instruments Incorporated Memory circuit accommodating both serial and random access including an alternate address buffer register
DE68927248T2 (de) * 1988-10-28 1997-02-06 Texas Instruments Inc Dekodierung von Steuer-/Initialisierungssignalen mit örtlichen Vordekodierern
US5278802A (en) * 1988-10-28 1994-01-11 Texas Instruments Incorporated Decoding global drive/boot signals using local predecoders
US5408673A (en) * 1989-10-13 1995-04-18 Texas Instruments Incorporated Circuit for continuous processing of video signals in a synchronous vector processor and method of operating same
ATE101746T1 (de) * 1989-11-24 1994-03-15 Siemens Ag Halbleiterspeicher.
US5150279A (en) * 1991-03-18 1992-09-22 International Business Machines Corporation High performance computer system with platters and unidirectional storage modules therebetween
US5384745A (en) * 1992-04-27 1995-01-24 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device
US5594704A (en) * 1992-04-27 1997-01-14 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device
US5270964A (en) * 1992-05-19 1993-12-14 Sun Microsystems, Inc. Single in-line memory module
WO1996024136A1 (fr) * 1995-01-30 1996-08-08 Hitachi, Ltd. Memoire a semi-conducteurs
US5517442A (en) * 1995-03-13 1996-05-14 International Business Machines Corporation Random access memory and an improved bus arrangement therefor
US5734582A (en) * 1995-12-12 1998-03-31 International Business Machines Corporation Method and system for layout and schematic generation for heterogeneous arrays
US6141286A (en) * 1998-08-21 2000-10-31 Micron Technology, Inc. Embedded DRAM architecture with local data drivers and programmable number of data read and data write lines
JP2006123493A (ja) * 2004-09-30 2006-05-18 Seiko Epson Corp ラインヘッド及び画像形成装置
US8901747B2 (en) 2010-07-29 2014-12-02 Mosys, Inc. Semiconductor chip layout
JP2022095327A (ja) * 2020-12-16 2022-06-28 キオクシア株式会社 半導体記憶装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5332635A (en) * 1976-09-07 1978-03-28 Fujitsu Ltd Memory unit in common use of write data line
JPS5339022A (en) * 1976-09-22 1978-04-10 Hitachi Ltd Information process unit
US4347587A (en) * 1979-11-23 1982-08-31 Texas Instruments Incorporated Semiconductor integrated circuit memory device with both serial and random access arrays
JPS57208691A (en) * 1981-06-15 1982-12-21 Mitsubishi Electric Corp Semiconductor memory
JPS59198593A (ja) * 1983-04-27 1984-11-10 Hitachi Ltd 半導体記憶装置
JPS609152A (ja) * 1983-06-29 1985-01-18 Fujitsu Ltd 半導体装置
US4701885A (en) * 1984-07-26 1987-10-20 Texas Instruments Incorporated Dynamic memory array with quasi-folded bit lines
US4695978A (en) * 1984-11-15 1987-09-22 Fujitsu Limited Semiconductor memory device
US4648077A (en) * 1985-01-22 1987-03-03 Texas Instruments Incorporated Video serial accessed memory with midline load
US4700328A (en) * 1985-07-11 1987-10-13 Intel Corporation High speed and high efficiency layout for dram circuits
KR900002664B1 (ko) * 1985-08-16 1990-04-21 가부시끼가이샤 히다찌세이사꾸쇼 시리얼 데이터 기억 반도체 메모리

Also Published As

Publication number Publication date
JPS62192086A (ja) 1987-08-22
KR910009122B1 (ko) 1991-10-31
US4796224A (en) 1989-01-03

Similar Documents

Publication Publication Date Title
KR870008316A (ko) 반도체 기억장치
KR900010998A (ko) 반도체 집적회로 장치
KR890002886A (ko) 반도체 기억장치
KR920020515A (ko) 반도체 판독전용메모리
KR960019737A (ko) 반도체 기억장치
KR880003415A (ko) 반도체 집적 회로
KR900002317A (ko) 메모리 칩의 파워 및 시그널라인 버싱방법
KR930005020A (ko) 망사 구조의 전원선을 가지는 반도체 메모리 장치
KR880011797A (ko) 반도체 기억장치
KR900002564A (ko) 스탠다드셀
KR920008773A (ko) 반도체 기억장치
KR890017794A (ko) 마스터-슬라이스형 반도체집적회로
KR900013508A (ko) 집적회로
KR910020724A (ko) 반도체 기억장치
KR970051163A (ko) 반도체 메모리장치
KR890015270A (ko) 반도체메모리장치
KR910008836A (ko) 반도체기억장치
KR880004483A (ko) 데이타 버스 리세트 회로를 구비한 반도체 기억장치
KR860004408A (ko) 반도체 메모리 장치
KR900006972A (ko) 반도체 기억장치
KR910020896A (ko) 반도체집적회로
KR860007666A (ko) 복수 메모리셀 어레이용 공통 구동회로를 갖는 반도체 메모리 장치
KR900001007A (ko) 스탠다드셀 및 그 배치방법
KR880002039A (ko) 광전변환장치
KR910017423A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031023

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee