KR840005593A - 모노리식(monolithic) 반도체 메모리 - Google Patents

모노리식(monolithic) 반도체 메모리 Download PDF

Info

Publication number
KR840005593A
KR840005593A KR1019830003347A KR830003347A KR840005593A KR 840005593 A KR840005593 A KR 840005593A KR 1019830003347 A KR1019830003347 A KR 1019830003347A KR 830003347 A KR830003347 A KR 830003347A KR 840005593 A KR840005593 A KR 840005593A
Authority
KR
South Korea
Prior art keywords
data
semiconductor memory
monolithic semiconductor
memory according
data line
Prior art date
Application number
KR1019830003347A
Other languages
English (en)
Other versions
KR910002962B1 (ko
Inventor
기오오 이도 (외 1)
Original Assignee
미쓰는 가쓰시게
인가부시기가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP57125687A external-priority patent/JPS5919291A/ja
Priority claimed from JP58004162A external-priority patent/JPS59129983A/ja
Application filed by 미쓰는 가쓰시게, 인가부시기가이샤 히다찌세이사꾸쇼 filed Critical 미쓰는 가쓰시게
Publication of KR840005593A publication Critical patent/KR840005593A/ko
Application granted granted Critical
Publication of KR910002962B1 publication Critical patent/KR910002962B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

모노리식(monolithic)반도체 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 선행 출원에 기재된 메모리의 개략적 구성을 도시한 회로도.
제2도는 본 발명의 실시예의 개요를 도시한 회로도.

Claims (11)

  1. 어드레스 신호에 의해 선택적으로 구동되는 다수개의 워드선과, 상기 워드선에 교차해서 배치되고, 또한 각각 길이 방향으로 분활된 다수개의 제1데이터선과, 상기 워드선, 데이터선의 교점으로 배치되고, 대응하는 워드선이 구동되었을때 대응하는 제1데이터선에 각각 결합되는 다수개의 메모리 셀과, 상기 데이터의 소정의 무리마다에 설치되고, 이들 데이터선중에서 선택된 것과, 제1의 스위치 수단을 거쳐서 데이터의 수수를 하는 다수개의 제2데이터선과, 상기 제2데이터선과 직각방향으로 설치되고, 상기 제2의 데이터선 중에서 선택된 것과 제2의 스위치 수단을 거쳐서 수수를 하는 다수개 혹은 1줄의 제3의 데이터선과, 상기 제3데이터선에 관련되어지는 리이드 라이트 제어수단을 가진 모노리식 반도체 메모리.
  2. 특허 청구 범위 제1항에 있어서, 상기 제1, 제2, 제3의 데이터 중에서 어떠한 것이나, 혹은 전체에 센스 증폭기가 설치되는 모노리식 반도체 메모리.
  3. 특허 청구 범위 제1항에 있어서, 상기 제1, 제2, 제3의 데이터선은 각각 대선으로 된 모노리식 반도체 메모리.
  4. 특허 청구 범위 제3항에 있어서, 상기 제1, 제2, 제3의 데이터 선중에서 어떠한 것이나, 혹은 전체에 차동 증폭형센스 증폭기가 설치되는 모노리식 반도체 메모리.
  5. 특허 청구 범위 제1항에 있어서, 상기 제2의 데이터선은 상기 제1의 데이터선에 평행으로 설치되는 모노리식 반도체 메모리.
  6. 특허 청구 범위 제5항에 있어서, 상기 제1의 스위치 수단을 제어하기 위한 신호가 인가되는 제어선이 상기 제1데이터선과 직각 방향으로 설치되는 모노리식 반도체 메모리.
  7. 특허 청구 범위 제1항에 있어서, 상기 제2데이터선은 상기 제1데이터선과 직각 방향으로 설치되는 모노리식 반도체 메모리.
  8. 특허 청구 범위 제7항에 있어서, 상기 제1스위치 수단을 제어하기 위한 신호가 인가되는 제어선이 상기 제1데이터선과, 병행으로 설치되는 모노리식 반도체 메모리.
  9. 특허 청구 범위 제7항에 있어서, 상기 제2데이터선은 상기 제1데이터선 중에서 평행으로 배열된 것이 소정의 무리 마다 설치되고, 상기 제3데이터선은 상기 제2의데이터선 중에서 평행으로 배치되는 것이 소정의 무리마다에 설치되는 것을 특징으로 하는 모노리식 반도체 메모리.
  10. 특허청구범위 제9항에 있어서, 상기 제3데이터선은 제3스위치 수단을 거쳐서 상기 리이드라이트 제어 수단으로 접속되는 것을 특징으로 하는 모노리식 반도체 메모리.
  11. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019830003347A 1982-07-21 1983-07-20 데이터선의 저항을 저감하는 모노리식 반도체 메모리 KR910002962B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP125687 1982-07-21
JP57125687A JPS5919291A (ja) 1982-07-21 1982-07-21 半導体メモリ装置
JP58004162A JPS59129983A (ja) 1983-01-17 1983-01-17 半導体メモリ装置
JP4162 1983-01-17

Publications (2)

Publication Number Publication Date
KR840005593A true KR840005593A (ko) 1984-11-14
KR910002962B1 KR910002962B1 (ko) 1991-05-11

Family

ID=26337888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830003347A KR910002962B1 (ko) 1982-07-21 1983-07-20 데이터선의 저항을 저감하는 모노리식 반도체 메모리

Country Status (3)

Country Link
US (1) US4590588A (ko)
EP (1) EP0101884A3 (ko)
KR (1) KR910002962B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57198592A (en) * 1981-05-29 1982-12-06 Hitachi Ltd Semiconductor memory device
JPS60204118A (ja) * 1984-03-28 1985-10-15 Toshiba Corp 任意の論理関数を実現する方法及び装置
EP0166642A3 (en) * 1984-05-30 1989-02-22 Fujitsu Limited Block-divided semiconductor memory device having divided bit lines
US4800525A (en) * 1984-10-31 1989-01-24 Texas Instruments Incorporated Dual ended folded bit line arrangement and addressing scheme
US4730280A (en) * 1984-11-20 1988-03-08 Fujitsu Limited Semiconductor memory device having sense amplifiers with different driving abilities
JPH0652784B2 (ja) * 1984-12-07 1994-07-06 富士通株式会社 ゲートアレイ集積回路装置及びその製造方法
JPS61227289A (ja) * 1985-03-30 1986-10-09 Fujitsu Ltd 半導体記憶装置
JPH01184787A (ja) * 1988-01-19 1989-07-24 Toshiba Corp 半導体メモリ
JPH07101554B2 (ja) * 1988-11-29 1995-11-01 三菱電機株式会社 半導体記憶装置およびそのデータ転送方法
JPH07114077B2 (ja) * 1989-06-01 1995-12-06 三菱電機株式会社 不揮発性半導体記憶装置
EP0450159A3 (en) * 1990-03-28 1992-06-03 Siemens Aktiengesellschaft Dram cell field architecture with superposed bitline switches and bitlines
US5457647A (en) * 1993-03-31 1995-10-10 Sgs-Thomson Microelectronics, Inc. Passive hierarchical bitline memory architecture which resides in metal layers of a SRAM array
JP3666671B2 (ja) * 1994-12-20 2005-06-29 株式会社日立製作所 半導体装置
KR100292640B1 (ko) * 1995-04-05 2001-06-15 로데릭 더블류 루이스 계층적비트라인구조를갖는메모리회로
US5600602A (en) * 1995-04-05 1997-02-04 Micron Technology, Inc. Hierarchical memory array structure having electrically isolated bit lines for temporary data storage
JPH09161476A (ja) * 1995-10-04 1997-06-20 Toshiba Corp 半導体メモリ及びそのテスト回路、並びにデ−タ転送システム
JP2003257180A (ja) * 2002-03-04 2003-09-12 Nec Electronics Corp ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）及びその動作方法
US8098540B2 (en) * 2008-06-27 2012-01-17 Qualcomm Incorporated Dynamic power saving memory architecture

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3789371A (en) * 1972-11-20 1974-01-29 Lockheed Electronics Co Mosfet memory cell
US4056811A (en) * 1976-02-13 1977-11-01 Baker Roger T Circuit for the improvement of semiconductor memories
IT1224062B (it) * 1979-09-28 1990-09-26 Ates Componenti Elettron Metodo di programmazione per una memoria a semiconduttore non volatile elettricamente alterabile
JPS5942399B2 (ja) * 1979-12-21 1984-10-15 株式会社日立製作所 メモリ装置

Also Published As

Publication number Publication date
EP0101884A3 (en) 1987-09-02
KR910002962B1 (ko) 1991-05-11
EP0101884A2 (en) 1984-03-07
US4590588A (en) 1986-05-20

Similar Documents

Publication Publication Date Title
KR840005593A (ko) 모노리식(monolithic) 반도체 메모리
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR890001090A (ko) 메모리 집적회로
KR850008569A (ko) 반도체 메모리장치
KR900008526A (ko) 반도체 기억장치
KR960019715A (ko) 반도체장치
KR920020495A (ko) 반도체 기억장치
KR920006988A (ko) 불휘발성 반도체메모리
KR850003610A (ko) 반도체 메모리 장치
KR890008833A (ko) 반도체메모리
KR880010422A (ko) 반도체 기억장치
KR870009397A (ko) 불휘발성 반도체기억장치
KR890008822A (ko) 반도체메모리
KR880011797A (ko) 반도체 기억장치
KR870002592A (ko) 메모리 회로
KR910020724A (ko) 반도체 기억장치
KR930003159A (ko) 반도체 기억장치
KR880000966A (ko) 메모리셀 블록의 선택적 동작이 가능한 반도체 메모리 장치
KR890012320A (ko) 반도체기억장치
KR890015270A (ko) 반도체메모리장치
KR920006983A (ko) 저잡음 감지 구조를 가진 반도체 메모리 장치
KR910010530A (ko) 램 테스트시 고속 기록회로
KR850004856A (ko) 프로그래머블 반도체 메모리장치
KR860006875A (ko) 반도체 장치
KR920001522A (ko) 다중 포트 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020506

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee