KR920001522A - 다중 포트 메모리 - Google Patents
다중 포트 메모리 Download PDFInfo
- Publication number
- KR920001522A KR920001522A KR1019910010629A KR910010629A KR920001522A KR 920001522 A KR920001522 A KR 920001522A KR 1019910010629 A KR1019910010629 A KR 1019910010629A KR 910010629 A KR910010629 A KR 910010629A KR 920001522 A KR920001522 A KR 920001522A
- Authority
- KR
- South Korea
- Prior art keywords
- register
- control
- port
- port memory
- row
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명의 1실시예의 블록도,
제2도는 이 발명의 다른 실시예의 블록도.
Claims (1)
- 반도체 메모리의 행 또는 열의 한쪽의 접속선과 접속된 P단의 제1레시스터와, 상기P단의 제1의 레지스터와 각각 병렬적으로 접속되며, 직렬 이동이 가능한 제2의 레지스터와, 상기 제2의 레지스터의 직렬 단자에 각각 설치된 포트와, 상기 행 도는 열의 다른쪽에 대해서 상기 포트와 대응하는 어드레스를 선택적으로 부여하는 제어와 상기 제1의 레지스터 또는 제2의 레지스터에 대한 병렬 로오드의 제어와 상기 제1의 레지스터의 시프트 동작의 제어를 행하기 위한 제어 수단으로 이루어지는 다중 포트 메모리.※참고사항:최초출원 내용에 의하여 공개하는 것임
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2173327A JP3035995B2 (ja) | 1990-06-29 | 1990-06-29 | マルチポートメモリ |
JP173327 | 1990-06-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920001522A true KR920001522A (ko) | 1992-01-30 |
KR100199905B1 KR100199905B1 (ko) | 1999-06-15 |
Family
ID=15958379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910010629A KR100199905B1 (ko) | 1990-06-29 | 1991-06-26 | 다중포트메모리 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5349561A (ko) |
EP (1) | EP0465160B1 (ko) |
JP (1) | JP3035995B2 (ko) |
KR (1) | KR100199905B1 (ko) |
DE (1) | DE69121809T2 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100298344B1 (ko) * | 1997-12-31 | 2001-08-07 | 윤종용 | 교환시스템의 배터리 잔량 검출 및 표시 장치 및 방법 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3161383B2 (ja) | 1997-09-16 | 2001-04-25 | 日本電気株式会社 | 半導体記憶装置 |
KR100618674B1 (ko) * | 1999-03-26 | 2006-09-06 | 주식회사 하이닉스반도체 | 직렬 포트를 가진 메모리 |
US7571287B2 (en) * | 2003-03-13 | 2009-08-04 | Marvell World Trade Ltd. | Multiport memory architecture, devices and systems including the same, and methods of using the same |
US8234425B1 (en) | 2007-06-27 | 2012-07-31 | Marvell International Ltd. | Arbiter module |
US7949817B1 (en) | 2007-07-31 | 2011-05-24 | Marvell International Ltd. | Adaptive bus profiler |
US8683085B1 (en) | 2008-05-06 | 2014-03-25 | Marvell International Ltd. | USB interface configurable for host or device mode |
JP2010055719A (ja) * | 2008-08-29 | 2010-03-11 | Toshiba Corp | 抵抗変化メモリ装置 |
US8688922B1 (en) | 2010-03-11 | 2014-04-01 | Marvell International Ltd | Hardware-supported memory management |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59180871A (ja) * | 1983-03-31 | 1984-10-15 | Fujitsu Ltd | 半導体メモリ装置 |
US4649516A (en) * | 1984-06-01 | 1987-03-10 | International Business Machines Corp. | Dynamic row buffer circuit for DRAM |
JPS63136391A (ja) * | 1986-11-27 | 1988-06-08 | Nec Corp | 半導体メモリ装置 |
KR960001106B1 (ko) * | 1986-12-17 | 1996-01-18 | 가부시기가이샤 히다찌세이사꾸쇼 | 반도체 메모리 |
US4891794A (en) * | 1988-06-20 | 1990-01-02 | Micron Technology, Inc. | Three port random access memory |
NL8802125A (nl) * | 1988-08-29 | 1990-03-16 | Philips Nv | Geintegreerde geheugenschakeling met parallelle en seriele in- en uitgang. |
-
1990
- 1990-06-29 JP JP2173327A patent/JP3035995B2/ja not_active Expired - Lifetime
-
1991
- 1991-06-26 KR KR1019910010629A patent/KR100199905B1/ko not_active IP Right Cessation
- 1991-06-27 US US07/722,226 patent/US5349561A/en not_active Expired - Lifetime
- 1991-06-28 DE DE69121809T patent/DE69121809T2/de not_active Expired - Fee Related
- 1991-06-28 EP EP91305882A patent/EP0465160B1/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100298344B1 (ko) * | 1997-12-31 | 2001-08-07 | 윤종용 | 교환시스템의 배터리 잔량 검출 및 표시 장치 및 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP3035995B2 (ja) | 2000-04-24 |
US5349561A (en) | 1994-09-20 |
EP0465160A3 (en) | 1992-08-05 |
EP0465160B1 (en) | 1996-09-04 |
KR100199905B1 (ko) | 1999-06-15 |
DE69121809T2 (de) | 1997-02-06 |
DE69121809D1 (de) | 1996-10-10 |
EP0465160A2 (en) | 1992-01-08 |
JPH0461094A (ja) | 1992-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920020495A (ko) | 반도체 기억장치 | |
KR900015323A (ko) | 반도체 기억장치 | |
KR880008228A (ko) | 표시장치 | |
KR890008822A (ko) | 반도체메모리 | |
KR890001090A (ko) | 메모리 집적회로 | |
KR920008768A (ko) | 반도체기억장치 | |
KR870009384A (ko) | 반도체 기억 장치 | |
KR900012161A (ko) | 집적된 매트릭스 메모리와 집적회로 | |
KR880003252A (ko) | 마이크로 프로세서 | |
KR840005593A (ko) | 모노리식(monolithic) 반도체 메모리 | |
KR920001522A (ko) | 다중 포트 메모리 | |
KR850002907A (ko) | Cpu 마이크로 분기구조 | |
KR910020724A (ko) | 반도체 기억장치 | |
KR910008730A (ko) | 반도체 기억장치 | |
KR920017115A (ko) | 반도체기억장치 | |
KR900013413A (ko) | 디지탈 신호 처리 장치 | |
KR860004349A (ko) | 시이퀀스 제어기의 프로세스 입출력장치 | |
KR920022301A (ko) | 반도체 기억장치 | |
KR910005208A (ko) | 학습 장치 | |
KR920003162A (ko) | 다포트 캐시 메모리 | |
KR930013999A (ko) | 그래픽 콘트롤러의 블록별 레지스터 제어회로 | |
KR970060213A (ko) | 직렬 액세스 메모리 장치 | |
KR910014837A (ko) | 화상 신호 처리 회로 | |
KR970060687A (ko) | 캐시 메모리의 사용 모드 설정 장치 | |
KR880002319A (ko) | 게인 제어 앰프 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030221 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |