KR910014837A - 화상 신호 처리 회로 - Google Patents

화상 신호 처리 회로 Download PDF

Info

Publication number
KR910014837A
KR910014837A KR1019910001250A KR910001250A KR910014837A KR 910014837 A KR910014837 A KR 910014837A KR 1019910001250 A KR1019910001250 A KR 1019910001250A KR 910001250 A KR910001250 A KR 910001250A KR 910014837 A KR910014837 A KR 910014837A
Authority
KR
South Korea
Prior art keywords
address
read
setting
write
addresses
Prior art date
Application number
KR1019910001250A
Other languages
English (en)
Other versions
KR100214106B1 (ko
Inventor
세이이찌로 이와세
Original Assignee
오오가 노리오
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오오가 노리오, 소니 가부시끼가이샤 filed Critical 오오가 노리오
Publication of KR910014837A publication Critical patent/KR910014837A/ko
Application granted granted Critical
Publication of KR100214106B1 publication Critical patent/KR100214106B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Image Processing (AREA)
  • Image Input (AREA)
  • Multi Processors (AREA)

Abstract

내용 없음

Description

화상 신호 처리 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예를 도시하는 블록도, 제6A도는 각각 처리기 소자의 직렬접속과 어드레스 영역의 구성을 도시하는 도면, 제10도는 처리 소자의 병렬접속과 어드레스 영역의 구성을 도시하는 도면.

Claims (4)

  1. 복수의 연산 회로의 접속을 임의로 설정할 수 있는 화상 신호 처리 회로로서, 상기 연산 회로의 접속을 설정하기 위해서 복수의 계통의 입출력 포트를 가지며 임의의 기록 어드레스, 판독 어드레스를 설정할 수 있는 멀티포트 메모리를 구비하며, 상기 멀티 포트 메모리의 기록 어드레스와 판독 어드레스를 동일 어드레스 값으로 한 것을 특징으로 하는 화상 신호 처리회로.
  2. 복수의 연산 회로의 접속을 임의로 설정할 수 있는 화상 신호 처리 회로로서, 상기 연산 회로의 접속을 설정하기 위해서 복수의 계통의 입출력 포트를 가지며 임의의 기록 어드레스, 판독 어드레스를 설정할 수 있는 멀티포트 메모리를 구비하며, 상기 멀티 포트 메모리에 제1의 어드레스를 설정함과 더불어 상기 제1의 어드레스에서의 소정의 어드레스 간격, 떨어진 제2의 어드레스를 설정하고, 상기 제1의 어드레스 및 제2의 어드레스로 규정하고 어드레스 영역내에 상기 연산회로와 대응하는 상기 기록 어드레스 및/또는 어드레스를 설정하고, 상기 기록 어드레스 및/또는 판독 어드레스의 어드레스 간격을 소정의 값으로 고정한 상태에서 상기 제1 및 제2의 어드레스가에서 상기 기록 어드레스 및/또는 판독 어드레스를 순회시키는 것을 특징으로 하는 화상 신호 처리 회로.
  3. 복수의 연산 회로의 접속을 임의로 설정할 수 있는 화상 신호 처리 회로로서, 상기 연산 회로의 접속을 설정하기 위해서 복수의 계통의 입출력 포트를 가지며 임의의 기록 어드레스, 판독 어드레스를 설정할 수 있는 멀티포트 메모리를 구비하며, 상기 멀티 포트 메모리에 제1의 어드레스를 설정함과 더불어 상기 제1의 어드레스에서의 소정의 어드레스 간격, 떨어진 제2의 어드레스를 설정하고, 상기 기록 어드레스 및/또는 판독 어드레스의 어드레스 간격을 가변으로 함과 더불어, 상기 판독 어드레스 및/또는 상기 기록 어드레스의 한쪽의 다른쪽을 추월하지 않게 한 상태에서 상기 제1 및 제2의 어드레스간에서 상기 기록 어드레스 및/또는 판독 어드레스를 순회시키는 것을 특징으로 하는 화상 신호 처리 회로.
  4. 복수의 연산 회로의 접속을 설정하기 위해서 복수의 계통의 입출력 포트를 가지며 임의의 기록 어드레스, 판독 어드레스를 설정할 수 있는 멀티 포트 메모리를 구비하며, 상기 멀티 포트 메모리에 제1의 어드레스를 설정함과 더불어 상기 제1의 어드레스에서 소정의 어드레스 간격, 떨어진 제2의 어드레스를 설정하고, 상기 제1의 어드레스 및 제2의 어드레스로 규정되는 어드레스 영역내의 데이타를 반복해서 판독되는 것을 특징으로 하는 화상 처리 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910001250A 1990-01-26 1991-01-25 화상 신호 처리 회로 KR100214106B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016725A JP2861182B2 (ja) 1990-01-26 1990-01-26 画像信号処理回路
JP16725 1990-01-26

Publications (2)

Publication Number Publication Date
KR910014837A true KR910014837A (ko) 1991-08-31
KR100214106B1 KR100214106B1 (ko) 1999-08-02

Family

ID=11924238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910001250A KR100214106B1 (ko) 1990-01-26 1991-01-25 화상 신호 처리 회로

Country Status (5)

Country Link
US (1) US5276803A (ko)
EP (1) EP0439365B1 (ko)
JP (1) JP2861182B2 (ko)
KR (1) KR100214106B1 (ko)
DE (1) DE69121732T2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504503A (en) * 1993-12-03 1996-04-02 Lsi Logic Corporation High speed signal conversion method and device
US5434629A (en) * 1993-12-20 1995-07-18 Focus Automation Systems Inc. Real-time line scan processor
US5434818A (en) * 1993-12-23 1995-07-18 Unisys Corporation Four port RAM cell
US6567564B1 (en) * 1996-04-17 2003-05-20 Sarnoff Corporation Pipelined pyramid processor for image processing systems
US5909225A (en) * 1997-05-30 1999-06-01 Hewlett-Packard Co. Frame buffer cache for graphics applications
US5937204A (en) * 1997-05-30 1999-08-10 Helwett-Packard, Co. Dual-pipeline architecture for enhancing the performance of graphics memory
US6002412A (en) * 1997-05-30 1999-12-14 Hewlett-Packard Co. Increased performance of graphics memory using page sorting fifos
JP4660863B2 (ja) * 1998-11-13 2011-03-30 ソニー株式会社 並列プロセッサ
DE19936080A1 (de) * 1999-07-30 2001-02-15 Siemens Ag Multiprozessorsystem zum Durchführen von Speicherzugriffen auf einen gemeinsamen Speicher sowie dazugehöriges Verfahren

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4823281A (en) * 1985-04-30 1989-04-18 Ibm Corporation Color graphic processor for performing logical operations
GB8614874D0 (en) * 1986-06-18 1986-07-23 Rca Corp Display processor
US4941107A (en) * 1986-11-17 1990-07-10 Kabushiki Kaisha Toshiba Image data processing apparatus

Also Published As

Publication number Publication date
JP2861182B2 (ja) 1999-02-24
DE69121732D1 (de) 1996-10-10
DE69121732T2 (de) 1997-01-30
EP0439365B1 (en) 1996-09-04
JPH03220680A (ja) 1991-09-27
KR100214106B1 (ko) 1999-08-02
EP0439365A2 (en) 1991-07-31
EP0439365A3 (en) 1993-03-10
US5276803A (en) 1994-01-04

Similar Documents

Publication Publication Date Title
KR840000852A (ko) 2차원 어드레스 장치
KR870010551A (ko) 다이나믹 ram
KR850003610A (ko) 반도체 메모리 장치
KR930005030A (ko) 반도체 메모리
KR870011614A (ko) 메모리 카트리지
KR860003556A (ko) 인터럽트 제어 시스템
KR920006844A (ko) 한 레지스터의 내용을 다른 레지스터에 카피하는 레지스터 회로
KR960008544A (ko) 다중 메모리 뱅크 선택을 위한 방법 및 장치
KR890001090A (ko) 메모리 집적회로
KR870009384A (ko) 반도체 기억 장치
KR840006093A (ko) 다중 프로세서 컴퓨터 시스템
KR910014837A (ko) 화상 신호 처리 회로
KR840005593A (ko) 모노리식(monolithic) 반도체 메모리
KR890017615A (ko) 멀티포트 캐시메모리를 가지는 멀티프로세서 시스템
KR910020724A (ko) 반도체 기억장치
KR930003159A (ko) 반도체 기억장치
KR950704744A (ko) 프레임 버퍼내에 고속 멀티-컬러 저장장소를 제공하기 위한 방법 및 장치(method and apparatus for providing fast multi-color storage in a frame buffer)
KR920017115A (ko) 반도체기억장치
KR920010624A (ko) 반도체기억장치
KR860004349A (ko) 시이퀀스 제어기의 프로세스 입출력장치
KR910006994A (ko) 센스 앰프회로
KR840001410A (ko) 프로그램 가능 논리장치
KR920003314A (ko) 반도체 메모리장치
KR920001522A (ko) 다중 포트 메모리
KR910006852A (ko) 메모리 제어 시스템 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090429

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee