KR920006844A - 한 레지스터의 내용을 다른 레지스터에 카피하는 레지스터 회로 - Google Patents

한 레지스터의 내용을 다른 레지스터에 카피하는 레지스터 회로 Download PDF

Info

Publication number
KR920006844A
KR920006844A KR1019910015562A KR910015562A KR920006844A KR 920006844 A KR920006844 A KR 920006844A KR 1019910015562 A KR1019910015562 A KR 1019910015562A KR 910015562 A KR910015562 A KR 910015562A KR 920006844 A KR920006844 A KR 920006844A
Authority
KR
South Korea
Prior art keywords
input
flop
register
flip
output terminal
Prior art date
Application number
KR1019910015562A
Other languages
English (en)
Other versions
KR950004453B1 (ko
Inventor
다까요시 사사끼
가쯔미 미우라
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Publication of KR920006844A publication Critical patent/KR920006844A/ko
Application granted granted Critical
Publication of KR950004453B1 publication Critical patent/KR950004453B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Bus Control (AREA)
  • Microcomputers (AREA)

Abstract

내용 없음

Description

한 레지스터의 내용을 다른 레지스터에 카피하는 레지스터 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예를 나타내는 회로 다이어그램
제2도는 본 발명의 다른 실시예를 나타내는 회로 다이어그램
제3도는 레지스터의 회로가 적용되는 마이크로 컴퓨터 시스템을 나타내는 블럭 다이어그램.

Claims (5)

  1. 입력/출력 데이타 라인과, 제1선택 신호에 응답하여 전기 통로를 형성할 제1플립-플롭의 입력/출력 단자와 상기 입력/출력 데이타 라인사이에 결합된 제1전달 게이트 및 입력/출력 단자를 가진 제1플립-플롭을 포함하는 제1레지스터와, 제2선택 신호에 응답하여 전기 통로를 형성할 제2플립-플롭의 입력/출력 단자와 상기 입력/출력 데이타 라인 사이에 결합된 제2전달 게이트 및 입력/출력 단자를 가진 제2플립-플롭을 포함하는 제2레지스터와, 제2플립-플롭의 입력/출력 단자와 전력 단자사이에 직렬로 결합되고 제각기 상기 제1플립-플롭내에 저장된 데이타 및 카피 신호로 공급되는 제1및 제2트랜지스터를 포함하는 카피 제어 회로를 구비하는 레지스터 회로.
  2. 제1항에 있어서, 각각의 상기 제1및 2전달 게이트는 제1도전형을 가진 트랜지스터로 구성되고, 각각의 상기 제1및 2트랜지스터는 상기 제1도전형과 같은 도전형을 갖는 레지스터 회로.
  3. 제1항과 있어서, 각각의 상기 제1및 2전달 게이트는 제1도전형을 가진 트랜지스터로 구성되고, 각각의 상기 제1및 2트랜지스터는 상기 제1도전형과 대향인 제2도전형을 갖는 레지스터 회로.
  4. 제1및 2데이타 라인과, 제1및 제2입력/출력 단자를 갖는 제1플립-플롭, 상기 제1플립-플롭의 제1입력/출력 단자와 상기 제1데이타 라인사이에 결합되고, 상기 선택 신호로 공급된 게이트를 가진 제1트랜지스터 및, 상기 제1플립-플롭의 제2입력/출력단자와 상기 제2데이타 라인 사이에 결합되고, 상기 제1선택 신호로 공급한 게이트 를 가진 제2트랜지스터를 포함하는 제1레지스터와, 제3및 4입력/출력 단자를 가진 제2플립-플롭, 상기 제1데이타 라인과 상기 제2플립-플롭의 제3입력/출력 단자사이에 결합되고, 제2선택 신호로 공급된 게이트를 가진 제3트랜지스터 및, 상기 제2데이타 라인과 상기 제2플립-플롭의 제4입력/출력 단자 사이에 결합되고, 상기 제2선택 신호로 공급된 게이트를 가진 제4트랜지스터를 포함하는 제 2레지스터와, 전력단자와, 상기 제2플립-플롭의 제3입력/출력 단자와 상기 전력 단자사이에 직렬로 접속되는데, 카피 신호로 공급된 게이트를 가진 제5트랜지스터 및, 상기 제1플립-플롭의 제2입력/출력 단자에 접속된 게이트를 가진 제6트랜지스터와, 상기 제2플립-플롭 의 제4입력/출력 단자와 상기 전력 단자 사이에 직렬로 접속되는데, 상기 카피신호로 공급된 게이트를 가진 제7트랜지스터 및, 상기 제1플립-플롭의 제1입력/출력에 접속된 게이트를 가진 제8트랜지스터를 포함하는 카피 제어 회로를 구비하는 레지스터 회로.
  5. 제1레지스터와, 제2레지스터와, 상기 제1및 2레지스터중의 선택된 하나상에서 데이타 판독/기록 동작을 수행하는 데이타 판독/기록 회로와, 상기 제1및 2레지스터 사이에 결합되어, 상기 판독 데이타 판독/기록 회로를 사용하지 않고 상기 제1레지스터내에 저장된 데이타를 상기 제2레지스터를 카피하는 카피회로를 구비하는 레지스터 회로
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910015562A 1990-09-07 1991-09-06 한 레지스터의 내용을 다른 레지스터에 카피하는 레지스터 회로 KR950004453B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP23741890 1990-09-07
JP90-237418 1990-09-07
JP237418 1990-09-07

Publications (2)

Publication Number Publication Date
KR920006844A true KR920006844A (ko) 1992-04-28
KR950004453B1 KR950004453B1 (ko) 1995-05-01

Family

ID=17015065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910015562A KR950004453B1 (ko) 1990-09-07 1991-09-06 한 레지스터의 내용을 다른 레지스터에 카피하는 레지스터 회로

Country Status (4)

Country Link
US (1) US5245575A (ko)
EP (1) EP0474253B1 (ko)
KR (1) KR950004453B1 (ko)
DE (1) DE69130554T2 (ko)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532958A (en) * 1990-06-25 1996-07-02 Dallas Semiconductor Corp. Dual storage cell memory
JPH06215576A (ja) * 1993-01-18 1994-08-05 Mitsubishi Electric Corp 半導体記憶装置
FR2707790B1 (fr) * 1993-07-12 1995-09-15 Sgs Thomson Microelectronics Mémoire à double accès.
US5664156A (en) * 1994-09-16 1997-09-02 Philips Electronics North America Corporation Microcontroller with a reconfigurable program status word
TW317643B (ko) 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
US6173379B1 (en) * 1996-05-14 2001-01-09 Intel Corporation Memory device for a microprocessor register file having a power management scheme and method for copying information between memory sub-cells in a single clock cycle
US6076160A (en) * 1997-11-20 2000-06-13 Advanced Micro Devices, Inc. Hardware-based system for enabling data transfers between a CPU and chip set logic of a computer system on both edges of bus clock signal
US6775717B1 (en) * 2001-08-31 2004-08-10 Integrated Device Technology, Inc. Method and apparatus for reducing latency due to set up time between DMA transfers
FR2841680B1 (fr) * 2002-07-01 2006-02-24 St Microelectronics Sa Dispositif de stockage de donnees multiports, en particulier pour une unte arithmetique et logique d'un processeur de traitement numerique du signal
US7425841B2 (en) 2004-02-14 2008-09-16 Tabula Inc. Configurable circuits, IC's, and systems
US7284222B1 (en) 2004-06-30 2007-10-16 Tabula, Inc. Method and apparatus for identifying connections between configurable nodes in a configurable integrated circuit
US7167025B1 (en) 2004-02-14 2007-01-23 Herman Schmit Non-sequentially configurable IC
US7282950B1 (en) 2004-11-08 2007-10-16 Tabula, Inc. Configurable IC's with logic resources with offset connections
US7145361B1 (en) * 2004-06-30 2006-12-05 Andre Rohe Configurable integrated circuit with different connection schemes
US7312630B2 (en) 2004-06-30 2007-12-25 Tabula, Inc. Configurable integrated circuit with built-in turns
US20070244958A1 (en) * 2004-11-08 2007-10-18 Jason Redgrave Configurable IC's with carry bypass circuitry
US7317331B2 (en) 2004-11-08 2008-01-08 Tabula, Inc. Reconfigurable IC that has sections running at different reconfiguration rates
US7330050B2 (en) * 2004-11-08 2008-02-12 Tabula, Inc. Storage elements for a configurable IC and method and apparatus for accessing data stored in the storage elements
US7259587B1 (en) 2004-11-08 2007-08-21 Tabula, Inc. Configurable IC's with configurable logic resources that have asymetric inputs and/or outputs
US7573296B2 (en) * 2004-11-08 2009-08-11 Tabula Inc. Configurable IC with configurable routing resources that have asymmetric input and/or outputs
US7224181B1 (en) 2004-11-08 2007-05-29 Herman Schmit Clock distribution in a configurable IC
US7276933B1 (en) 2004-11-08 2007-10-02 Tabula, Inc. Reconfigurable IC that has sections running at different looperness
US7301368B2 (en) * 2005-03-15 2007-11-27 Tabula, Inc. Embedding memory within tile arrangement of a configurable IC
US7268586B1 (en) 2004-11-08 2007-09-11 Tabula, Inc. Method and apparatus for accessing stored data in a reconfigurable IC
US7743085B2 (en) 2004-11-08 2010-06-22 Tabula, Inc. Configurable IC with large carry chains
US7917559B2 (en) * 2004-11-08 2011-03-29 Tabula, Inc. Configurable IC's with configurable logic circuits that perform adder and/or subtractor operations
US7295037B2 (en) * 2004-11-08 2007-11-13 Tabula, Inc. Configurable IC with routing circuits with offset connections
US7342415B2 (en) 2004-11-08 2008-03-11 Tabula, Inc. Configurable IC with interconnect circuits that also perform storage operations
US7242216B1 (en) 2004-11-08 2007-07-10 Herman Schmit Embedding memory between tile arrangement of a configurable IC
US7236009B1 (en) 2004-12-01 2007-06-26 Andre Rohe Operational time extension
US7825684B2 (en) 2005-03-15 2010-11-02 Tabula, Inc. Variable width management for a memory of a configurable IC
US7530033B2 (en) * 2005-03-15 2009-05-05 Tabula, Inc. Method and apparatus for decomposing functions in a configurable IC
US7224182B1 (en) * 2005-03-15 2007-05-29 Brad Hutchings Hybrid configurable circuit for a configurable IC
US7310003B2 (en) * 2005-03-15 2007-12-18 Tabula, Inc. Configurable IC with interconnect circuits that have select lines driven by user signals
US20070244959A1 (en) * 2005-03-15 2007-10-18 Steven Teig Configurable IC's with dual carry chains
US7298169B2 (en) 2005-03-15 2007-11-20 Tabula, Inc Hybrid logic/interconnect circuit in a configurable IC
US7230869B1 (en) * 2005-03-15 2007-06-12 Jason Redgrave Method and apparatus for accessing contents of memory cells
US7272031B1 (en) 2005-03-15 2007-09-18 Tabula, Inc. Method and apparatus for reduced power cell
US8463836B1 (en) 2005-11-07 2013-06-11 Tabula, Inc. Performing mathematical and logical operations in multiple sub-cycles
US7765249B1 (en) 2005-11-07 2010-07-27 Tabula, Inc. Use of hybrid interconnect/logic circuits for multiplication
US7818361B1 (en) 2005-11-07 2010-10-19 Tabula, Inc. Method and apparatus for performing two's complement multiplication
US7372297B1 (en) 2005-11-07 2008-05-13 Tabula Inc. Hybrid interconnect/logic circuits enabling efficient replication of a function in several sub-cycles to save logic and routing resources
US7489162B1 (en) 2005-12-01 2009-02-10 Tabula, Inc. Users registers in a reconfigurable IC
US7461362B1 (en) 2005-12-01 2008-12-02 Tabula, Inc. Replacing circuit design elements with their equivalents
US7679401B1 (en) 2005-12-01 2010-03-16 Tabula, Inc. User registers implemented with routing circuits in a configurable IC
US7797497B1 (en) 2006-03-08 2010-09-14 Tabula, Inc. System and method for providing more logical memory ports than physical memory ports
US7518400B1 (en) 2006-03-08 2009-04-14 Tabula, Inc. Barrel shifter implemented on a configurable integrated circuit
US7609085B1 (en) 2006-03-08 2009-10-27 Tabula, Inc. Configurable integrated circuit with a 4-to-1 multiplexer
US7504858B1 (en) 2006-03-08 2009-03-17 Tabula, Inc. Configurable integrated circuit with parallel non-neighboring offset connections
US7694083B1 (en) 2006-03-08 2010-04-06 Tabula, Inc. System and method for providing a virtual memory architecture narrower and deeper than a physical memory architecture
US7529992B1 (en) 2006-03-27 2009-05-05 Tabula, Inc. Configurable integrated circuit with error correcting circuitry
US7669097B1 (en) 2006-03-27 2010-02-23 Tabula, Inc. Configurable IC with error detection and correction circuitry
US7587697B1 (en) 2006-12-12 2009-09-08 Tabula, Inc. System and method of mapping memory blocks in a configurable integrated circuit
US7930666B1 (en) 2006-12-12 2011-04-19 Tabula, Inc. System and method of providing a memory hierarchy
US7521959B2 (en) 2007-03-20 2009-04-21 Tabula, Inc. Configurable IC having a routing fabric with storage elements
US7535252B1 (en) 2007-03-22 2009-05-19 Tabula, Inc. Configurable ICs that conditionally transition through configuration data sets
US8344755B2 (en) 2007-09-06 2013-01-01 Tabula, Inc. Configuration context switcher
US8863067B1 (en) 2008-02-06 2014-10-14 Tabula, Inc. Sequential delay analysis by placement engines
US8166435B2 (en) * 2008-06-26 2012-04-24 Tabula, Inc. Timing operations in an IC with configurable circuits
EP2553815A1 (en) 2010-04-02 2013-02-06 Tabula, Inc. System and method for reducing reconfiguration power usage
US8760193B2 (en) 2011-07-01 2014-06-24 Tabula, Inc. Configurable storage elements

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4630195A (en) * 1984-05-31 1986-12-16 International Business Machines Corporation Data processing system with CPU register to register data transfers overlapped with data transfer to and from main storage
JPS6329868A (ja) * 1986-07-23 1988-02-08 Nec Corp Ｄｍａコントロ−ラ
JPS63104290A (ja) * 1986-10-21 1988-05-09 Nec Corp 半導体記憶装置
JPS63245529A (ja) * 1987-03-31 1988-10-12 Toshiba Corp レジスタ退避復元装置
JP2501344B2 (ja) * 1987-12-26 1996-05-29 株式会社東芝 デ―タ転送回路

Also Published As

Publication number Publication date
US5245575A (en) 1993-09-14
KR950004453B1 (ko) 1995-05-01
EP0474253A2 (en) 1992-03-11
EP0474253A3 (en) 1995-11-15
DE69130554D1 (de) 1999-01-14
DE69130554T2 (de) 1999-08-12
EP0474253B1 (en) 1998-12-02

Similar Documents

Publication Publication Date Title
KR920006844A (ko) 한 레지스터의 내용을 다른 레지스터에 카피하는 레지스터 회로
KR850006746A (ko) 프로그램 가능판독 메모리장치 및 그를 이용한 메모리 시스템
KR870011616A (ko) 센스 앰프
KR880011809A (ko) 불휘발성 반도체기억장치
KR900002457A (ko) 출력버퍼회로
KR890005622A (ko) 단일칩 마이크로 컴퓨터
KR900011012A (ko) 반도체 메모리 집적회로
KR860003551A (ko) 기 억 회 로
KR890013769A (ko) 중간전위생성회로
KR910006994A (ko) 센스 앰프회로
KR900019041A (ko) 반도체 메모리
KR900008520A (ko) 불휘발성 메모리
KR850002641A (ko) 시프트 레지스터
KR890010912A (ko) 반도체 메모리장치
KR920003162A (ko) 다포트 캐시 메모리
KR870009398A (ko) 반도체 기억장치
KR910014942A (ko) 출력회로
KR920001522A (ko) 다중 포트 메모리
KR870007511A (ko) 데이타 판독회로
KR930005199A (ko) 반도체 기억장치
KR900005442A (ko) 반도체 기억장치
KR950034263A (ko) 자동 비트 라인 프리차지 및 등화기능과 함께 비트 라인 부하를 가진 메모리
KR880004484A (ko) 메모리 셀회로
KR870009382A (ko) 두 홀드루우프를 갖는 랫치회로
KR870006575A (ko) 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020424

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee