KR890005622A - 단일칩 마이크로 컴퓨터 - Google Patents

단일칩 마이크로 컴퓨터 Download PDF

Info

Publication number
KR890005622A
KR890005622A KR1019880011450A KR880011450A KR890005622A KR 890005622 A KR890005622 A KR 890005622A KR 1019880011450 A KR1019880011450 A KR 1019880011450A KR 880011450 A KR880011450 A KR 880011450A KR 890005622 A KR890005622 A KR 890005622A
Authority
KR
South Korea
Prior art keywords
data
circuit device
logic circuit
logic
chip microcomputer
Prior art date
Application number
KR1019880011450A
Other languages
English (en)
Other versions
KR920005836B1 (ko
Inventor
데루미 사와세
고우끼 노구찌
히데오 나까무라
야스시 아까오
시로우 바바
요시무네 하기와라
Original Assignee
미다 가쓰시게
가부시기가이샤 히다지세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시기가이샤 히다지세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR890005622A publication Critical patent/KR890005622A/ko
Application granted granted Critical
Publication of KR920005836B1 publication Critical patent/KR920005836B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/24—Loading of the microprogram
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7814—Specially adapted for real time processing, e.g. comprising hardware timers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Microcomputers (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음

Description

단일칩 마이크로 컴퓨터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 의한 단일칩 마이크로 컴퓨터의 블럭도.
제6도는 본 발명의 제2실시예에 의한 단일칩 마치크로 컴퓨터의 블럭도.
제12도는 본 발명의 제4실시예에 의한 단일칩 마이크로 컴퓨터의 블럭도.

Claims (14)

  1. CPU(2)를 내장한 단일칩 마이크로 컴퓨터(1)로서, 전기적으로 라이트 가능한 불휘발성 반도체 메모리 소자를 포함하는 논리 회로장치(6)을 칩내에 마련하는 것을 특징으로 하는 단일칩 마이크로 컴퓨터.
  2. 특허청구의 범위 제 1 항에 있어서, 상기 불휘발성 반도체 메모리 소자로의 전기적 라이트에 의해서 상기 논리 회로장치의 논리 기능이 임의로 구성되는 상기 논리 회로장치(1)은 프로그램 가능한 가변 논리 구조를 갖는 것을 특징으로 하는 단일칩 마이크로 컴퓨터.
  3. 특허청구의 범위 제 1 항에 있어서, 상기 논리 회로장치(6)은 상기 CPU(2)와 칩 외부의 데이타 통신을 제어하는 것을 특징으로 하는 단일칩 마이크로 컴퓨터.
  4. 특허청구의 범위 제 1 항에 있어서, 상기 논리 회로장치는 논리곱 실행부(20)과 논리합 실행부(21)로 되고, 상기 CPU에 접속된 어드레스 버스(8b)와 데이타 버스(8c), 상기 데이타 버스에 접속된 I/O 포트수단(7), 상기 논리 회로장치의 상기 논리곱 실행부의 입력과 어드레스 버스 및 상기 데이타 버스 사이에 접속된 입력 선택수단(23)을 상기 칩내에 마련하는 것을 특징으로 하는 단일칩 마이크로 컴퓨터.
  5. 특허청구의 범위 제 4 항에 있어서, 상기 논리 회로장치(6)의 상기 논리합 실행부(21)의 출력과 상기 데이타 버스(8c) 상기 I/O 포트 수단(7)의 사이에 접속된 출력 선택수단(22,24)를 상기 칩내에 또 마련하는 것을 특징으로 하는 단일칩 마이크로 컴퓨터.
  6. 특허청구의 범위 제 1 항에 내지 제 3 항 중 어느 한 항에 있어서, 상기 CPU(2)에 접속된 어드레스 버스(41)과 데이타 버스(42) 및 상기 어드레스 버스에 접속된 불휘발성 메모리 블럭(4)를 상기 칩 (1)내에 또 마련해서 되고, 상기 어드레스 버스와 상기 데이타 버스에 상기 논리 회로장치(900)을 접속해서 되는 것을 특징으로 하는 단일칩 마이크로 컴퓨터.
  7. 특허청구의 범위 제 6 항에 있어서, 상기 불휘발성 메모리 블럭(4)에는 단일칩 마이크로 컴퓨터의 소프트 웨어가 저장되어 있는 것을 특징으로 하는 단일칩 마이크로 컴퓨터.
  8. 특허청구 범위 제 6 항에 있어서, 상기 어드레스 버스(41) 및 상기 데이타 버스(42)와 상기 CPU(2)사이에 접속된 제 1 신호 전달수단(61,62), 상기 어드레스 버스(41) 및 상기 데이타 버스(42)와 상기 불휘발성 메모리 블럭(4) 사이에 접속된 제 2 신호 전달수단 (63), 상기 어드레스 버스(41) 및 상기 데이타 버스(42)와 상기 논리 회로장치(900)사이에 접속된 제 3 신호 전달수단 (66), 칩(1)의 외부와 상기 어드레스 버스(41)및 상기 데이타 버스(42) 사이에 접속된 제 4 신호 전달수단, 상기 칩의 외부에서의 외부 제어신호에 응답해서 상기 제 1 내지 제 4 신호 전달수단 중 어느 것의 신호 전달기능을 정지하는 내부 제어신호를 발생하는 제어신호 생성수단(500)을 칩내에 마련하는 것을 특징으로 하는 단일칩 마이크로 컴퓨터.
  9. 특허청구의 범위 제 1 항에 또는 제 2 항에 있어서, 상기 논리 회로장치는 상기 CPU내의 마이크로 ROM을 구성해서 되는 것을 특징으로 하는 단일칩 마이크로 컴퓨터.
  10. 특허청구의 범위 제 1 항내지 제 9 항에 기재한 단일칩 마이크로 컴퓨터를 사용한 데이타 처리 방법으로서, 상기 논리 회로장치의 상기 불휘발성 반도체 메모리 소자의 데이타를 전기적으로 라이트하는 제 1 의 스텝, 상기 제 1 의 스텝에서 전기적으로 라이트된 데이타를 리드해서 정상적인 라이트가 행하여졌는가 아닌가를 테스트하는 제 2 의 스텝, 상기 제 2 의 스텝의 테스트 결과가 정상적인 경우, 상기 제 1 의 스텝에서 전기적으로 라이트된 상기 데이타에 관계된 데이타 처리 동작을 상기 단일칩 마이크로 컴퓨터에 실행하게 하는 제 3의 스텝을 포함하는 것을 특징으로 하는 데이타 처리방법.
  11. 입력신호에 응답해서 출력신호를 생성하는 기능회로 블럭(2)를 칩내에 저장하는 반도체 집적회로로서, 상기 기능회로 블럭의 동작에 관련한 상기 반도체 집적회로의 동작을 제어하기 위한 제어회로 블럭(800)을 상기 칩내에 또 마련해서 되고, 상기 제어회로 블럭을 전기적으로 라이티 가능한 불휘발성 반도체 메모리 소자(801,802)를 포함하는 논리 회로장치를 포함해서 되는 것을 특징으로 하는 반도체 집적회로.
  12. 특허청구의 범위 11항에 있어서, 상기 반도체 집적회로와 상기 기능회로 블럭은 각각 단일칩 마이크로 컴퓨터와 CPU(2)이고, 상기 불휘발성 반도체 메모리 소자로의 전기적 라이트에 의해서 상기 논리 회로장치의 논리 기능이 임의로 구성되는 상기 논리 회로장치(4)는 프로그램 가능한 가변 논리 구조를 갖고 되는 것을 특징으로 하는 반도체 집적회로.
  13. 특허청구 범위 제11항의 반도체 집적회로를 사용한 신호처리 방법으로서, 상기 논리 회로장치의 상기 불휘발성 반도체 메모리 소자에 데이타를 전기적으로 라이트하는 제 1의 스텝, 상기 제 1의 스텝에서 전기적으로 라이트된 데이타를 리드해서 정상적인 라이트가 행하여졌는가 아닌가를 테스트하는 제 2의 스텝, 상기 제 2 의 스텝의 테스트 결과가 정상적인 경우, 상기 제 1 의 스텝에서 전기적으로 라이트된 상기 데이타에 관계한 신호처리 동작을 상기 반도체 집적회로에 실행하게 하는 제 3의 스텝을 포함하는 것을 특징으로 하는 신호처리 방법.
  14. 특허청구의 범위 제 12항의 반도체 집적회로로 구성된 마이크로 컴퓨터를 사용한 데이타 처리방법으로서, 상기 논리 회로장치의 상기 불휘발성 반도체 메모리 소자에 데이타를 전기적으로 라이트하는 제 1 의 스텝, 상기 제 1 의 스텝에서 전기적으로 라이트된 데이타를 리드해서 정상적인 라이트가 행하여졌는가 아닌가를 테스트하는 제 2의 스텝, 상기 제 2의 스텝의 테스트 결과가 정상적인 경우 상기 제 1 의 스텝에서 전기적으로 라이트된 상기 데이타에 관계된 데이타 처리 동작을 상기 반도체 직접회로로 구성된 마이크로 컴퓨터에 실행하게 하는 제 3의 스텝을 포함하는 것을 특징으로 하는 테이타 처리방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880011450A 1987-09-09 1988-09-05 단일칩 마이크로 컴퓨터 KR920005836B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP62-223918 1987-09-09
JP22391887 1987-09-09
JP63091563A JPH01162971A (ja) 1987-09-09 1988-04-15 シングルチップマイクロコンピュータ
JP63-91563 1988-04-15

Publications (2)

Publication Number Publication Date
KR890005622A true KR890005622A (ko) 1989-05-16
KR920005836B1 KR920005836B1 (ko) 1992-07-20

Family

ID=26432999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880011450A KR920005836B1 (ko) 1987-09-09 1988-09-05 단일칩 마이크로 컴퓨터

Country Status (4)

Country Link
EP (1) EP0306962B1 (ko)
JP (1) JPH01162971A (ko)
KR (1) KR920005836B1 (ko)
DE (1) DE3852251T2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5511211A (en) * 1988-08-31 1996-04-23 Hitachi, Ltd. Method for flexibly developing a data processing system comprising rewriting instructions in non-volatile memory elements after function check indicates failure of required functions
KR0136379B1 (ko) * 1988-09-20 1998-06-15 미다 가쓰시게 데이타 처리시스템의 개발방법 및 데이타 처리용 반도체 집적회로
US5307464A (en) * 1989-12-07 1994-04-26 Hitachi, Ltd. Microprocessor and method for setting up its peripheral functions
JPH04195481A (ja) * 1990-11-28 1992-07-15 Hitachi Ltd シングルチツプマイクロコンピュータ及び多機能メモリ
US5878256A (en) * 1991-10-16 1999-03-02 International Business Machine Corp. Method and apparatus for providing updated firmware in a data processing system
JP3033642B2 (ja) * 1991-11-27 2000-04-17 インターナショナル・ビジネス・マシーンズ・コーポレイション ファームウェア記憶装置及び方法
EP0714060B1 (en) * 1994-11-24 2005-08-24 Sanyo Electric Co. Ltd One chip microcomputer with built-in non-volatile memory
US5826093A (en) * 1994-12-22 1998-10-20 Adaptec, Inc. Dual function disk drive integrated circuit for master mode and slave mode operations
US6467009B1 (en) 1998-10-14 2002-10-15 Triscend Corporation Configurable processor system unit
US6851047B1 (en) 1999-10-15 2005-02-01 Xilinx, Inc. Configuration in a configurable system on a chip
US6721840B1 (en) 2000-08-18 2004-04-13 Triscend Corporation Method and system for interfacing an integrated circuit to synchronous dynamic memory and static memory
US6704850B1 (en) 2000-08-23 2004-03-09 Triscend Corporation Method and apparatus for determining the width of a memory subsystem
JP2002197049A (ja) 2000-12-26 2002-07-12 Sharp Corp マイクロコンピュータ
JPWO2002063473A1 (ja) * 2001-02-02 2004-06-10 株式会社ルネサステクノロジ データ処理システムの開発方法及び評価ボード
US6725364B1 (en) 2001-03-08 2004-04-20 Xilinx, Inc. Configurable processor system
US9450585B2 (en) 2011-04-20 2016-09-20 Microchip Technology Incorporated Selecting four signals from sixteen inputs
US20120268162A1 (en) * 2011-04-21 2012-10-25 Microchip Technology Incorporated Configurable logic cells
US8710863B2 (en) 2011-04-21 2014-04-29 Microchip Technology Incorporated Configurable logic cells
JP6343945B2 (ja) * 2014-01-30 2018-06-20 コニカミノルタ株式会社 プログラム可能な論理回路デバイスを備えた電子装置
JP6515112B2 (ja) * 2014-10-08 2019-05-15 太陽誘電株式会社 再構成可能な半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1128896B (it) * 1980-07-03 1986-06-04 Olivetti & Co Spa Apparecchiatura di elaborazione dati con memoria permanente programmabile
JPH0738187B2 (ja) * 1984-03-23 1995-04-26 株式会社日立製作所 Ｌｓｉに構成されたマイクロコンピュータ
JPS61285567A (ja) * 1985-08-06 1986-12-16 Minolta Camera Co Ltd ワンチツプマイクロコンピユ−タ
JP2513462B2 (ja) * 1986-03-26 1996-07-03 株式会社日立製作所 マイクロ・コンピユ−タ

Also Published As

Publication number Publication date
JPH01162971A (ja) 1989-06-27
EP0306962A3 (en) 1990-04-11
EP0306962A2 (en) 1989-03-15
KR920005836B1 (ko) 1992-07-20
DE3852251D1 (de) 1995-01-12
DE3852251T2 (de) 1995-06-22
EP0306962B1 (en) 1994-11-30

Similar Documents

Publication Publication Date Title
KR890005622A (ko) 단일칩 마이크로 컴퓨터
KR850002911A (ko) 단일칩 마이크로 컴퓨터
KR860002148A (ko) 반도체 집적회로 장치
KR940025183A (ko) 액티브-레벨로 배치가능한 핀을 갖는 집적회로 및 그 배치 방법
KR890015123A (ko) 싱글 칩 마이크로컴퓨터(single chip micro computer)
KR880014482A (ko) 반도체 집적회로 장치
KR880003252A (ko) 마이크로 프로세서
KR920005173A (ko) 칩 동작상에 자동 테스트 모드의 이탈을 가진 반도체 메모리
JP2650124B2 (ja) 半導体集積回路
KR970012168A (ko) 외부 장치를 액세스시키는 데이타 처리 시스템 및 외부 장치를 액세스시키는 방법
KR880008341A (ko) 특수 모드용 prom 셀들이 있는 반도체장치
KR910017290A (ko) 롬 데이타 보호 방법 및 장치
KR890008680A (ko) 마이크로 프로세서
KR920018583A (ko) 내부 rom 내용의 기밀성을 갖고 있는 단일 칩 마이크로컴퓨터
US5692161A (en) Method and apparatus for operating a microcomputer in an emulation mode to access an external peripheral
US4513400A (en) Circuit for reading out address data applied to a memory in a one-chip microcomputer
KR920010468A (ko) 싱글칩.마이크로컴퓨우터 및 그것을 내장한 전자기기
KR970066899A (ko) 데이터 프로세서, 데이터 처리 시스템, 및 데이터 프로세서를 이용한 외부장치로의 액세스 방법
KR900005315A (ko) 데이타 처리시스템의 개발방법 및 데이타 처리용 반도체 집적회로
KR970076252A (ko) 마이크로컴퓨터
JP3074978B2 (ja) エミュレーション装置
JPH06103106A (ja) プログラムデバッグ装置
JPH0679278B2 (ja) マイクロコンピュ−タ開発装置
KR920017124A (ko) 사용자가 구성할수 있는 논리 장치의 배열 및 방법
JPS6116094B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010706

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee