KR940025183A - 액티브-레벨로 배치가능한 핀을 갖는 집적회로 및 그 배치 방법 - Google Patents

액티브-레벨로 배치가능한 핀을 갖는 집적회로 및 그 배치 방법 Download PDF

Info

Publication number
KR940025183A
KR940025183A KR1019940008271A KR19940008271A KR940025183A KR 940025183 A KR940025183 A KR 940025183A KR 1019940008271 A KR1019940008271 A KR 1019940008271A KR 19940008271 A KR19940008271 A KR 19940008271A KR 940025183 A KR940025183 A KR 940025183A
Authority
KR
South Korea
Prior art keywords
signal
internal
logic state
integrated circuit
latched
Prior art date
Application number
KR1019940008271A
Other languages
English (en)
Inventor
에이. 플로이드 제퍼리
피. 매튜스 로이드
Original Assignee
빈센트 비. 인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 비. 인그라시아, 모토로라 인코포레이티드 filed Critical 빈센트 비. 인그라시아
Publication of KR940025183A publication Critical patent/KR940025183A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/22—Means for limiting or controlling the pin/gate ratio
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1731—Optimisation thereof
    • H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

집적회로(20)는 파워-온 리세트 신호같은 리세트 신호의 비활성화시에 핀의 본딩 패드(21)상에서 논리상태를 감지하므로서 입력, 출력 또는 입력/출력 핀의 액티브 레벨을 배치한다.
집적회로(20)는 내부회로(25)를 구성하거나 제공하기 위해 참 또는 보수 신호를 선택한다. 핀 위에서의 전압 레벨은 파워-온 리세트 신호를 액티브-비액티브 변환으로 래치된다. 이렇게, 기판-레벨의 종단 저항(70,71)을 알맞게 사용하는 것은 부가적인 논리 회로의 필요 또는 부가된 장치 핀을 요하지 않고 필요한 액티브 논리 레벨로 핀을 프로그램 가능하게 한다.

Description

액티브-레벨로 배치가능한 핀을 갖는 집적회로 및 그 배치 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도는 본 발명에 따른 액티브-레벨로 구성가능한 핀을 구비한 집적회로를 형성하는 부분 회로 및 부분 블럭도를 도시,제 2도는 액티브-하이 외부 신호를 구비한 시스템에서 제 1도의 집적회로를 형성하는 부분 회로 및 블럭도를 도시, 제 3도는 본 발명의 바람직한 실시예에 따라 제 1도 또는 제 2도의 입력 또는 출력 핀구조 회로의 일부를 도시.

Claims (4)

  1. 액티브-레벨로 배치가능한 핀(20)을 구비한 집적회로에 있어서, 입력 신호를 수신하는 본딩 패드(21)와, 리세트 신호의 비액티브화에 응답하여 상기 본딩 패트의 논리 상태를 래치하고 상기 래치된 논리 상태 표시인 제 1신호를 제공하도록 상기 본딩 패드(21)에 연결된 래치 수단(23) ; 상기 래치된 논리 상태에 응답하여 선택된 상기 입력 신호의 보수 또는 상기 입력 신호의 선택된 것으로서 내부 입력 신호를 제공하도록 상기 래치 수단(23)과 상기 본딩 패드(21)에 연결된 입력핀 배치 수단 (24)과 ; 상기 입력 신호의 상기 보수와 상기 입력 신호의 상기 선택된 것을 수신하는 내부 회로(25)를 포함하는 것을 특징으로 하는 액티브 레베로 배치가능한 핀을 구비한 집적회로.
  2. 액티브-레벨로 배치가능한 핀(20)을 구비한 집적회로에 있어서, 내부 출력 회로를 제공하는 내부회로(25)와 ; 출력신호를 제공하는 본딩 패드(21)와 ; 리세트 신호의 비활성화에 응답하여 상기 본딩 패드(21)의 논리 상태를 래치하고 상기 래치된 논리 상태의 표시인 제 1신호를 제공하는 상기 본딩 패드(21)에 연결된 래칭 수단(23)과 ; 상기 래치된 논리 상태에 응답하여 선택된 상기 내부 출력 신호의 보수 또는 상기 내부 출력신호의 선택된 것으로서 상기 본딩 패드(21)에 출력신호를 제공하도록 하는 상기 래칭 수단(23)과 상기 본딩 패드(21)에 연결된 출력핀 배치수단(26)을 포함하는 것을 특징으로 하는 액티브 레벨로 배치가능한 핀을 구비한 집적회로.
  3. 외부신호의 모르는 액티브 전압 레벨에 대해 집적회로 핀(21)을 배치하는 방법에 있어서, 래치된 신호를 제공하기 위해 리세트 신호의 비활성화에서 집적회로 핀(21)상에 나타나는 논리상태를 래칭하는 단계와 ; 제 1논리상태에 있는 상기 래치된 신호에 응답하여 외부신호의 진짜 논리 상태에서 내부 신호를 제공하는 단계와 ; 제 2논리 상태인 상기 래치된 신호에 응답하여 외부 신호의 보상 논리 상태로 상기 내부 신호를 제공하는 단계 및 ; 내부 회로(25)에 상기 내부 입력 신호를 제공하는 단계를 포함하는 것을 특징으로 하는 집적회로 핀 배치 방법.
  4. 모르는 액티브 전압 레벨의 외부 신호에 대한 집적회로 핀(21) 배치방법에 있어서, 래치된 신호를 제공하기 위해 리세트 신호의 비활성화에서 집적회로 핀(21)에 나타난 논리 상태를 래치하는 단계와 ; 내부회로(25)로부터 내부 출력 신호를 수신하는 단계와 ; 제 1논리 상태에 있는 상기 래치된 신호에 응답하여 상기 내부 출력 신호의 진짜 논리 상태로 외부 신호를 제공하는 단계와 ; 제 2논리 상태에 있는 상기 래치된 논리 신호에 응답하여 상기 내부 출력 신호의 보상 논리 상태로 외부 신호를 제공하는 단계 및 내부 회로 핀(25)에 외부 신호를 제공하는 단계를 포함하는 것을 특징으로 하는 집적회로 핀 배치 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940008271A 1993-04-19 1994-04-18 액티브-레벨로 배치가능한 핀을 갖는 집적회로 및 그 배치 방법 KR940025183A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/047,895 US5414380A (en) 1993-04-19 1993-04-19 Integrated circuit with an active-level configurable and method therefor
US047,895 1993-04-19

Publications (1)

Publication Number Publication Date
KR940025183A true KR940025183A (ko) 1994-11-19

Family

ID=21951619

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940008271A KR940025183A (ko) 1993-04-19 1994-04-18 액티브-레벨로 배치가능한 핀을 갖는 집적회로 및 그 배치 방법

Country Status (4)

Country Link
US (1) US5414380A (ko)
EP (1) EP0621695A3 (ko)
JP (1) JPH06348379A (ko)
KR (1) KR940025183A (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801561A (en) * 1995-05-01 1998-09-01 Intel Corporation Power-on initializing circuit
US5909557A (en) * 1995-11-20 1999-06-01 Lucent Technologies Inc. Integrated circuit with programmable bus configuration
US5991887A (en) * 1996-02-28 1999-11-23 Dallas Semiconductor Corporation Low power wake up circuitry, with internal power down of the wake up circuitry itself
US5881013A (en) * 1997-06-27 1999-03-09 Siemens Aktiengesellschaft Apparatus for controlling circuit response during power-up
US5991910A (en) * 1997-10-29 1999-11-23 Microchip Technology Incorporated Microcontroller having special mode enable detection circuitry and a method of operation therefore
KR100333666B1 (ko) 1999-06-30 2002-04-24 박종섭 다양한 파워-온 신호에 대하여 리셋신호를 생성하는 파워-온리셋회로
US6211575B1 (en) * 1999-08-18 2001-04-03 Sigmatel Inc. Method and apparatus for identifying customized integrated circuits
US6981090B1 (en) * 2000-10-26 2005-12-27 Cypress Semiconductor Corporation Multiple use of microcontroller pad
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US6892310B1 (en) * 2000-10-26 2005-05-10 Cypress Semiconductor Corporation Method for efficient supply of power to a microcontroller
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
DE10114767B4 (de) * 2001-03-26 2017-04-27 Tdk-Micronas Gmbh Verfahren zur Realisierung von Verdrahtungsoptionen bei einem integrierten Schaltkreis und integrierter Schaltkreis
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US7844437B1 (en) * 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
US7295049B1 (en) 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
US8286125B2 (en) 2004-08-13 2012-10-09 Cypress Semiconductor Corporation Model for a hardware device-independent method of defining embedded firmware for programmable systems
US8069436B2 (en) 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
FR2876491B1 (fr) * 2004-10-07 2006-12-15 Atmel Corp Verrou de colonne accessible en lecture pour memoires non volatiles
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
US8089461B2 (en) 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US7737724B2 (en) 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US8516025B2 (en) * 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US8563336B2 (en) 2008-12-23 2013-10-22 International Business Machines Corporation Method for forming thin film resistor and terminal bond pad simultaneously
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
US8990445B2 (en) * 2012-03-05 2015-03-24 Mediatek Inc. Control chip for communicating with wired connection interface by using one configurable pin selectively serving as input pin or output pin
US11146057B2 (en) 2018-10-25 2021-10-12 Nxp Usa, Inc. Pad protection in an integrated circuit
CN112731828B (zh) * 2020-12-09 2021-12-14 深圳市紫光同创电子有限公司 终端电阻电路、芯片以及芯片通信装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4138613A (en) * 1974-08-14 1979-02-06 Kabushiki Kaisha Daini Seikosha Switching circuit
US4029900A (en) * 1976-01-26 1977-06-14 Bell Telephone Laboratories, Incorporated Digital synchronizing signal recovery circuits for a data receiver
GB1549642A (en) * 1976-08-03 1979-08-08 Nat Res Dev Inverters and logic gates employing inverters
JPS5561146A (en) * 1978-10-31 1980-05-08 Fujitsu Ltd Exclusive logical sum circuit
US4482822A (en) * 1980-01-21 1984-11-13 Sharp Kabushiki Kaisha Semiconductor chip selection circuit having programmable level control circuitry using enhancement/depletion-mode MOS devices
US4612459A (en) * 1984-05-31 1986-09-16 Rca Corporation Programmable buffer selectively settable to operate in different modes
US4761570A (en) * 1987-02-12 1988-08-02 Harris Corporation Programmable logic device with programmable signal inhibition and inversion means
US4783606A (en) * 1987-04-14 1988-11-08 Erich Goetting Programming circuit for programmable logic array I/O cell
JPS6460015A (en) * 1987-08-31 1989-03-07 Fujitsu Ltd Flip flop circuit
JPH01181226A (ja) * 1988-01-13 1989-07-19 Fujitsu Ltd 排他的論理和回路
JPH01208012A (ja) * 1988-02-15 1989-08-22 Nec Corp フリップフロップ回路
JPH077901B2 (ja) * 1988-02-29 1995-01-30 沖電気工業株式会社 フリップフロップ回路
US4987319A (en) * 1988-09-08 1991-01-22 Kawasaki Steel Corporation Programmable input/output circuit and programmable logic device
US4940909A (en) * 1989-05-12 1990-07-10 Plus Logic, Inc. Configuration control circuit for programmable logic devices
US5029272A (en) * 1989-11-03 1991-07-02 Motorola, Inc. Input/output circuit with programmable input sensing time
US5051622A (en) * 1989-11-08 1991-09-24 Chips And Technologies, Inc. Power-on strap inputs
US5072137A (en) * 1990-08-17 1991-12-10 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with a clocked access code for test mode entry
US5166545A (en) * 1991-07-10 1992-11-24 Dallas Semiconductor Corporation Power-on-reset circuit including integration capacitor
US5148052A (en) * 1991-10-10 1992-09-15 Intel Corporation Recirculating transparent latch employing a multiplexing circuit

Also Published As

Publication number Publication date
EP0621695A2 (en) 1994-10-26
EP0621695A3 (en) 1997-09-17
JPH06348379A (ja) 1994-12-22
US5414380A (en) 1995-05-09

Similar Documents

Publication Publication Date Title
KR940025183A (ko) 액티브-레벨로 배치가능한 핀을 갖는 집적회로 및 그 배치 방법
US5304860A (en) Method for powering down a microprocessor embedded within a gate array
KR910007135A (ko) 매립 디지탈 신호 처리기를 갖고 있는 집적회로 및 그 구성방법
ES526020A0 (es) Una pastilla de circuito logico digital integrado
KR890001076A (ko) 게이트어레이 및 메모리를 갖는 반도체 집적회로 장치
KR900005702A (ko) 프로그램 가능한 입력/출력회로 및 프로그램 가능한 논리소자
KR860009431A (ko) Ic평가회로 소자들과 평가회로 소자 검사수단을 갖는 반도체 집적회로
KR870004384A (ko) 신호 처리 회로
KR890005622A (ko) 단일칩 마이크로 컴퓨터
KR950025952A (ko) 반도체집적회로장치
KR960042413A (ko) 데이터 처리 시스템
KR890010922A (ko) Dc 테스트 기능을 갖춘 반도체 집적회로
KR100393472B1 (ko) 스캔테스트용자동리세트바이패스제어
KR920005168A (ko) 테스트 모드 동안의 출력 동작으로부터 칩 동작 제어를 가진 반도체 메모리
US5469079A (en) Flip-flop for use in LSSD gate arrays
KR850008567A (ko) 반도체 집적회로
JP2922370B2 (ja) 出力回路
KR100265148B1 (ko) 반도체 기판에 있어서 스위칭 전류 노이즈로부터 노이즈 센시티브 회로를 격리하는 방법 및 장치
KR950025971A (ko) 논리적으로 구성 가능한 vlsi용 임피던스 정합 입력터미네이터
JPH0348468B2 (ko)
KR910014785A (ko) 집적회로장치(integrated circuit device)
KR910013276A (ko) 반도체 집적 회로 장치
JPS63137459A (ja) 半導体装置
KR0177766B1 (ko) 노이즈 필터를 가지는 포트를 테스트하기 위한 장치
JPS62230040A (ja) 半導体集積回路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid