KR890001076A - 게이트어레이 및 메모리를 갖는 반도체 집적회로 장치 - Google Patents
게이트어레이 및 메모리를 갖는 반도체 집적회로 장치 Download PDFInfo
- Publication number
- KR890001076A KR890001076A KR1019880008000A KR880008000A KR890001076A KR 890001076 A KR890001076 A KR 890001076A KR 1019880008000 A KR1019880008000 A KR 1019880008000A KR 880008000 A KR880008000 A KR 880008000A KR 890001076 A KR890001076 A KR 890001076A
- Authority
- KR
- South Korea
- Prior art keywords
- input
- interconnection
- output
- integrated circuit
- memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/54—Arrangements for designing test circuits, e.g. design for test [DFT] tools
Landscapes
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 종래의 반도체 집적회로장치의 일예를 나타내는 시스템 개통도,
제 2 도는 본 발명에 의해 반도체 집적회로 장치의 일실시예를 나타내는 시스템 개통도,
제 3 도는 제 2 도에 보인 장치의 상호결선을 나타내는 평면도.
Claims (4)
- 정상모드와 메모리 테스팅을 위한 테스트 모드를 갖는 반도체 집적회로 장치에서, 입/출력단자들을 갖는 입/출력 버퍼부와, 적어도 하나의 게이트 어레이와, 적어도 하나의 메모리와, 상기 입/출력 퍼버부, 상기 게이트어레이 및 상기 메모리를 연결하기 위해 상기 반도체 집적회로에 의해 수행될 논리 동작에 따라 루트되는 제 1 상호결선과, 그리고 상기 입/출력 버퍼부, 상기 게이트 어레이 및 상기 메모리를 연결하기 위해 상기 반도체 집적회로에 의해 수행될 논리동작에 따라 루트되는 제 1 상호결선과, 그리고 상기 입/출력 버퍼부, 상기 게이트 어레이 및 상기 메모리를 연결하기 위해 상기 반도체 집적회로에 의해 수행될 논리동작과 무관하게 고정되는데 제 2 상호결선을 포함하며, 상기 입/출력 버퍼부는 정상모드시에 정상입력 신호를 수신하기 위한 상기 제 1 상호결선의 입력단자와 테스트모드시에 테이트 신호를 수신하기 위한 상기 제 2 상호결선의 입력단자로서 공통으로 사용되는 제 1 입/출력부와, 상기 제 1 상호결선의 출력단자와, 상기 제 2 상호결선의 출력단자로서 공통으로 사용되는 제 2 단자를 갖는 제 2 입력/출력부를 포함하는 것이 특징인 게이트 어레이와 메모리를 갖는 반도체 집적회로 장치.
- 제 1 항에서, 상기 제 1 상호결선은 상기 제 2 상호결선이 제공되는 상호결선 영역과 상이한 결선 영역내에 제공되는 것이 특징인 게이트 어레이와 메모리를 갖는 반도체 집적회로 장치.
- 제 1 항에서, 상기 제 1 입/출력부는 제 1 단자에 의해 수신된 입력신호를 제 1 상호결선에 그리고 제 1 단자에 의해 수신된 테스트 신호를 제 2 상호결선에 각각 공급하기 위한 퍼버들을 더 포함하는 것이 특징인 게이트 어레이와 메모리를 갖는 반도체 집적회로 장치.
- 제 1 항에서, 상기 제 2 입/출력부는 그의 출력신호를 제 2 단자에 공급하기 위해 상기 제 1 및 제 2 상호결선들의 출력신호들을 공급받는 NOR회로를 더 포함하는 것이 특징인 게이트 어레이와 메모리를 갖는 반도체 집적회로 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62-163542 | 1987-06-30 | ||
JP62163542A JP2659095B2 (ja) | 1987-06-30 | 1987-06-30 | ゲートアレイ及びメモリを有する半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890001076A true KR890001076A (ko) | 1989-03-18 |
KR910007409B1 KR910007409B1 (en) | 1991-09-25 |
Family
ID=15775866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR8808000A KR910007409B1 (en) | 1987-06-30 | 1988-06-30 | Semiconductor integrated device with gate array and memory |
Country Status (4)
Country | Link |
---|---|
US (1) | US4825414A (ko) |
EP (1) | EP0297821A3 (ko) |
JP (1) | JP2659095B2 (ko) |
KR (1) | KR910007409B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100394575B1 (ko) * | 2001-04-11 | 2003-08-14 | 삼성전자주식회사 | 반도체 메모리의 테스트용 핀을 통한 내부정보 선택적출력방법 및 그에 따른 출력회로 |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2521774B2 (ja) * | 1987-10-02 | 1996-08-07 | 株式会社日立製作所 | メモリ内蔵型論理lsi及びそのlsiの試験方法 |
KR910003593B1 (ko) * | 1987-12-30 | 1991-06-07 | 삼성전자 주식회사 | 고집적도 메모리용 모드 선택회로 |
US5146428A (en) * | 1989-02-07 | 1992-09-08 | Hitachi, Ltd. | Single chip gate array |
JP2519580B2 (ja) * | 1990-06-19 | 1996-07-31 | 三菱電機株式会社 | 半導体集積回路 |
US5550782A (en) * | 1991-09-03 | 1996-08-27 | Altera Corporation | Programmable logic array integrated circuits |
US20020130681A1 (en) * | 1991-09-03 | 2002-09-19 | Cliff Richard G. | Programmable logic array integrated circuits |
US6759870B2 (en) | 1991-09-03 | 2004-07-06 | Altera Corporation | Programmable logic array integrated circuits |
US6049223A (en) | 1995-03-22 | 2000-04-11 | Altera Corporation | Programmable logic array integrated circuit with general-purpose memory configurable as a random access or FIFO memory |
US5757207A (en) * | 1995-03-22 | 1998-05-26 | Altera Corporation | Programmable logic array integrated circuit incorporating a first-in first-out memory |
US6028446A (en) * | 1995-06-06 | 2000-02-22 | Advanced Micro Devices, Inc. | Flexible synchronous and asynchronous circuits for a very high density programmable logic device |
US5594694A (en) * | 1995-07-28 | 1997-01-14 | Micron Quantum Devices, Inc. | Memory circuit with switch for selectively connecting an input/output pad directly to a nonvolatile memory cell |
US6184709B1 (en) | 1996-04-09 | 2001-02-06 | Xilinx, Inc. | Programmable logic device having a composable memory array overlaying a CLB array |
US6346824B1 (en) | 1996-04-09 | 2002-02-12 | Xilinx, Inc. | Dedicated function fabric for use in field programmable gate arrays |
US5796269A (en) * | 1996-04-09 | 1998-08-18 | Xilinx, Inc. | Composable memory array for a programmable logic device and method for implementing same |
US5977791A (en) * | 1996-04-15 | 1999-11-02 | Altera Corporation | Embedded memory block with FIFO mode for programmable logic device |
US5625631A (en) * | 1996-04-26 | 1997-04-29 | International Business Machines Corporation | Pass through mode for multi-chip-module die |
US6005410A (en) * | 1996-12-05 | 1999-12-21 | International Business Machines Corporation | Interconnect structure between heterogeneous core regions in a programmable array |
US6011744A (en) * | 1997-07-16 | 2000-01-04 | Altera Corporation | Programmable logic device with multi-port memory |
US6034857A (en) * | 1997-07-16 | 2000-03-07 | Altera Corporation | Input/output buffer with overcurrent protection circuit |
US6020760A (en) | 1997-07-16 | 2000-02-01 | Altera Corporation | I/O buffer circuit with pin multiplexing |
US6467017B1 (en) | 1998-06-23 | 2002-10-15 | Altera Corporation | Programmable logic device having embedded dual-port random access memory configurable as single-port memory |
US6262933B1 (en) | 1999-01-29 | 2001-07-17 | Altera Corporation | High speed programmable address decoder |
GB2351824B (en) | 1999-07-02 | 2004-03-31 | Altera Corp | Embedded memory blocks for programmable logic |
US7240254B2 (en) * | 2000-09-21 | 2007-07-03 | Inapac Technology, Inc | Multiple power levels for a chip within a multi-chip semiconductor package |
US6812726B1 (en) * | 2002-11-27 | 2004-11-02 | Inapac Technology, Inc. | Entering test mode and accessing of a packaged semiconductor device |
US7444575B2 (en) * | 2000-09-21 | 2008-10-28 | Inapac Technology, Inc. | Architecture and method for testing of an integrated circuit device |
US6694463B2 (en) | 2001-01-16 | 2004-02-17 | Atmel Corporation | Input/output continuity test mode circuit |
US6720796B1 (en) | 2001-05-06 | 2004-04-13 | Altera Corporation | Multiple size memories in a programmable logic device |
US7313740B2 (en) * | 2002-07-25 | 2007-12-25 | Inapac Technology, Inc. | Internally generating patterns for testing in an integrated circuit device |
US8001439B2 (en) * | 2001-09-28 | 2011-08-16 | Rambus Inc. | Integrated circuit testing module including signal shaping interface |
US8286046B2 (en) | 2001-09-28 | 2012-10-09 | Rambus Inc. | Integrated circuit testing module including signal shaping interface |
US8166361B2 (en) * | 2001-09-28 | 2012-04-24 | Rambus Inc. | Integrated circuit testing module configured for set-up and hold time testing |
JP2003316321A (ja) | 2002-04-25 | 2003-11-07 | Dainippon Printing Co Ltd | 表示装置および電子機器 |
EP2315502B1 (en) | 2002-06-06 | 2020-10-14 | UDC Ireland Limited | Electroluminescent device |
US8063650B2 (en) | 2002-11-27 | 2011-11-22 | Rambus Inc. | Testing fuse configurations in semiconductor devices |
US7111110B1 (en) * | 2002-12-10 | 2006-09-19 | Altera Corporation | Versatile RAM for programmable logic device |
JP4887602B2 (ja) | 2003-12-16 | 2012-02-29 | 大日本印刷株式会社 | 有機機能素子の製造方法 |
US7604277B2 (en) | 2005-12-28 | 2009-10-20 | Yanmar Co., Ltd. | Working vehicle equipped with assist grip |
AU2006332048B2 (en) | 2005-12-28 | 2012-03-15 | Yanmar Co., Ltd. | Tractor |
US7466603B2 (en) | 2006-10-03 | 2008-12-16 | Inapac Technology, Inc. | Memory accessing circuit system |
JP5770720B2 (ja) * | 2010-05-19 | 2015-08-26 | パナソニック株式会社 | Ic電流測定用装置、及びic電流測定用アダプタ |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3961251A (en) * | 1974-12-20 | 1976-06-01 | International Business Machines Corporation | Testing embedded arrays |
JPS6076141A (ja) * | 1983-10-03 | 1985-04-30 | Nec Corp | 集積論理回路 |
JPS6085500A (ja) * | 1983-10-18 | 1985-05-14 | Fujitsu Ltd | 高集積回路素子内蔵メモリの試験方式 |
US4617479B1 (en) * | 1984-05-03 | 1993-09-21 | Altera Semiconductor Corp. | Programmable logic array device using eprom technology |
US4608669A (en) * | 1984-05-18 | 1986-08-26 | International Business Machines Corporation | Self contained array timing |
US4724531A (en) * | 1984-07-18 | 1988-02-09 | Hughes Aircraft Company | Gate array with bidirectional symmetry |
US4758476A (en) * | 1984-12-12 | 1988-07-19 | Hitachi Chemical Company, Ltd. | Polyimide precursor resin composition and semiconductor device using the same |
EP0186040B1 (de) * | 1984-12-28 | 1990-03-21 | Siemens Aktiengesellschaft | Integrierter Halbleiterspeicher |
US4697241A (en) * | 1985-03-01 | 1987-09-29 | Simulog, Inc. | Hardware logic simulator |
JPS61253918A (ja) * | 1985-05-02 | 1986-11-11 | Fujitsu Ltd | 論理回路 |
US4691161A (en) * | 1985-06-13 | 1987-09-01 | Raytheon Company | Configurable logic gate array |
JPS61292755A (ja) * | 1985-06-20 | 1986-12-23 | Fujitsu Ltd | 半導体集積回路 |
US4768167A (en) * | 1986-09-30 | 1988-08-30 | International Business Machines Corporation | High speed CMOS latch with alternate data storage and test functions |
-
1987
- 1987-06-30 JP JP62163542A patent/JP2659095B2/ja not_active Expired - Fee Related
-
1988
- 1988-06-24 US US07/210,966 patent/US4825414A/en not_active Expired - Lifetime
- 1988-06-28 EP EP88305857A patent/EP0297821A3/en not_active Withdrawn
- 1988-06-30 KR KR8808000A patent/KR910007409B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100394575B1 (ko) * | 2001-04-11 | 2003-08-14 | 삼성전자주식회사 | 반도체 메모리의 테스트용 핀을 통한 내부정보 선택적출력방법 및 그에 따른 출력회로 |
Also Published As
Publication number | Publication date |
---|---|
US4825414A (en) | 1989-04-25 |
KR910007409B1 (en) | 1991-09-25 |
JPS647635A (en) | 1989-01-11 |
EP0297821A2 (en) | 1989-01-04 |
JP2659095B2 (ja) | 1997-09-30 |
EP0297821A3 (en) | 1990-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890001076A (ko) | 게이트어레이 및 메모리를 갖는 반도체 집적회로 장치 | |
US5012185A (en) | Semiconductor integrated circuit having I/O terminals allowing independent connection test | |
KR900006484B1 (ko) | Ic평가회로 소자와 평가회로 소자 검사수단을 갖는 반도체 집적회로 | |
US5509019A (en) | Semiconductor integrated circuit device having test control circuit in input/output area | |
KR910000738B1 (ko) | 동작 테스트실행에 적합한 반도체 집적회로 | |
US5859442A (en) | Circuit and method for configuring a redundant bond pad for probing a semiconductor | |
KR940025183A (ko) | 액티브-레벨로 배치가능한 핀을 갖는 집적회로 및 그 배치 방법 | |
KR880014482A (ko) | 반도체 집적회로 장치 | |
KR930006876A (ko) | 집적 회로의 입력 및 출력의 전기적 패러미터 검사 회로 | |
KR960005600A (ko) | 모듈카드 | |
US6369599B1 (en) | Circuit and a method for configuring pad connections in an integrated device | |
KR850000875A (ko) | 비데오 성분 상호 연결장치 | |
KR940006230A (ko) | 반도체 집적회로장치 및 그 기능시험방법 | |
US5225774A (en) | Semiconductor integrated circuit | |
US5406197A (en) | Apparatus for controlling test inputs of circuits on an electronic module | |
US5625631A (en) | Pass through mode for multi-chip-module die | |
KR920017246A (ko) | 반도체 집적 회로 장치 | |
KR0146186B1 (ko) | 멀티 칩 패키지 추진시 집적 회로 테스트 장치 | |
KR960043068A (ko) | 테스트 회로를 내장한 집적회로 | |
US4814639A (en) | Super integration circuit device having a plurality of IC-chip equivalent regions formed on a single semiconductor substrate | |
KR960701371A (ko) | 일정 논리값을 출력하는 수단의 출력과 회로 입력간의 접속 테스팅 소자(Device for testing connection between an output of a means which outputs a fixed logic value and the input of a circuit) | |
KR910020722A (ko) | 집적 반도체 메모리 | |
KR970051140A (ko) | 어드레스 핀과 데이타 핀을 공유하는 반도체 메모리 장치 | |
KR970012784A (ko) | 노말/테스트 겸용 본딩 패드를 가진 반도체 메모리 장치 | |
KR890016468A (ko) | 반도체 집적회로장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030915 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |