JPS61292755A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS61292755A JPS61292755A JP60134649A JP13464985A JPS61292755A JP S61292755 A JPS61292755 A JP S61292755A JP 60134649 A JP60134649 A JP 60134649A JP 13464985 A JP13464985 A JP 13464985A JP S61292755 A JPS61292755 A JP S61292755A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- high voltage
- signal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/46—Test trigger logic
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
高電圧の外部入力信号により回路内部を試験動作モード
に設定町1艶な半導体4J積回路であって、高電圧の外
部入力信号が入力した旨の情報に応答して、他の端子か
ら入力される信号をラッチする回路を設けることにより
、高電圧の印加が可flな入力端子が少ない場合でも多
くの試験モードの設定が可を蔚となる。
に設定町1艶な半導体4J積回路であって、高電圧の外
部入力信号が入力した旨の情報に応答して、他の端子か
ら入力される信号をラッチする回路を設けることにより
、高電圧の印加が可flな入力端子が少ない場合でも多
くの試験モードの設定が可を蔚となる。
本発明は半導体集積回路、特に通常の集積回路動作の他
に、他の動作モード、例えば試験動作モードに集積回路
を設定することを可fF、とする多重a能選択回路を備
えた半導体集積回路に関する。
に、他の動作モード、例えば試験動作モードに集積回路
を設定することを可fF、とする多重a能選択回路を備
えた半導体集積回路に関する。
半導体集積回路が製作された後、良品を選択するため回
路の動作試験等が行われる0例えば半導体集積回路をユ
ーザーが使用する条件と同じ条件の下に様々の入カバタ
ーンにより動作させ、正常動作するか否かを試験する方
法がある。この方法は一般に簡単なロジック回路に対し
て行われている。
路の動作試験等が行われる0例えば半導体集積回路をユ
ーザーが使用する条件と同じ条件の下に様々の入カバタ
ーンにより動作させ、正常動作するか否かを試験する方
法がある。この方法は一般に簡単なロジック回路に対し
て行われている。
しかしメモリ等の場合、組合わせ入カバターン数も多い
ので試験に長時間を要するとともに、通常の入カバター
ンだけでは内部回路の正常動作の確認ができない場合が
あり、試験として充分でないという問題があった。
ので試験に長時間を要するとともに、通常の入カバター
ンだけでは内部回路の正常動作の確認ができない場合が
あり、試験として充分でないという問題があった。
そこで、いわゆる多重選択回路を設けることにより、入
カバターンでは不可能な回路状態(例えばメモリのワー
ド線全選択)が設定がでさるようにして、試験時間の短
縮化とともに、動作試験としての確実化を図っている。
カバターンでは不可能な回路状態(例えばメモリのワー
ド線全選択)が設定がでさるようにして、試験時間の短
縮化とともに、動作試験としての確実化を図っている。
第5図は従来例に係るメモリの多重選択回路の動作を説
明するためのブロック図であり、46は入力端子、47
は入力端子46に接続する多−1R1択回路としての高
電圧検出回路、4゛8は高電圧検出回路47の出力信号
により試験モードとしての一定の回路状態に設定される
デコーダ回路である。なお高電圧検出回路47から信号
が出力されないときメモリのデコーダ回路は通常の動作
を行なう、49は通常の入力バッファ回路であり、入力
は入力端子46に出力はメモリの内部回路50に接続さ
れている。第6図は従来例に係るCMO3による高電圧
検出回路の回路図であり。
明するためのブロック図であり、46は入力端子、47
は入力端子46に接続する多−1R1択回路としての高
電圧検出回路、4゛8は高電圧検出回路47の出力信号
により試験モードとしての一定の回路状態に設定される
デコーダ回路である。なお高電圧検出回路47から信号
が出力されないときメモリのデコーダ回路は通常の動作
を行なう、49は通常の入力バッファ回路であり、入力
は入力端子46に出力はメモリの内部回路50に接続さ
れている。第6図は従来例に係るCMO3による高電圧
検出回路の回路図であり。
51.52はPチャンネルトランジスタ、53は比較的
g、の小さいNチャンネルトランジスタ。
g、の小さいNチャンネルトランジスタ。
54はコンバータである。
第5図、第6図を参照して従来例に係る多重選択回路の
動作を説明する。
動作を説明する。
通常動作時においては、電源Weeに印加される電圧も
、入力端子46に印加される高レベル電圧も同じ電圧値
で1例えば5vである。そのとき第6図に示すようにP
チャンネルトランジスタ51.52がオフし、Nチャン
ネルトランジスタ53がオンするので、コンバータ54
を介して高電圧検出信号は低レベルとなる。これにより
、デコーダ回路48は通常動作モードとなり1通常のメ
モリ動作を行なう。
、入力端子46に印加される高レベル電圧も同じ電圧値
で1例えば5vである。そのとき第6図に示すようにP
チャンネルトランジスタ51.52がオフし、Nチャン
ネルトランジスタ53がオンするので、コンバータ54
を介して高電圧検出信号は低レベルとなる。これにより
、デコーダ回路48は通常動作モードとなり1通常のメ
モリ動作を行なう。
一方、試験モードにおいては、電源Vccに印加される
電圧が例えば5vであるとすると、入力端子に印加され
る高レベル電圧はそれより高く、たとえば12Vである
。そのとき第6図に示すようにPチャンネルトランジス
タ51.52およびNチャンネルトランジスタ53もす
べてオンするが、Nチャンネルトランジスタ53のgI
が小さいので出力は高レベルとなる。これによりデコー
ダ回路48は試験モード(例えば全ワード線選択)に設
定され、所定の試験が可使となる。このようにして試験
モードでは入力端子に電源電圧Vccより高い電圧を印
加する必要がある。
電圧が例えば5vであるとすると、入力端子に印加され
る高レベル電圧はそれより高く、たとえば12Vである
。そのとき第6図に示すようにPチャンネルトランジス
タ51.52およびNチャンネルトランジスタ53もす
べてオンするが、Nチャンネルトランジスタ53のgI
が小さいので出力は高レベルとなる。これによりデコー
ダ回路48は試験モード(例えば全ワード線選択)に設
定され、所定の試験が可使となる。このようにして試験
モードでは入力端子に電源電圧Vccより高い電圧を印
加する必要がある。
ところで最近マイクロコンピュタ−の16ビツト化等、
半導体4i積回路のビット数が増詭する傾向にあるが、
これに対応してメモリ等の入力あるいは出力ビツト数も
増やす必要がある。しかし端子数の増加は素子の大型化
を招き、好ましいものではない。
半導体4i積回路のビット数が増詭する傾向にあるが、
これに対応してメモリ等の入力あるいは出力ビツト数も
増やす必要がある。しかし端子数の増加は素子の大型化
を招き、好ましいものではない。
そこで入出力端子数の増加を抑え、かつ入出力のビー2
ト数の増加に対応できるように、同一の端子に入力バッ
ファと出力バッファとを接続する方法が採用されている
。
ト数の増加に対応できるように、同一の端子に入力バッ
ファと出力バッファとを接続する方法が採用されている
。
しかじ重連のように、試験モードでは入力端子に電源電
圧Vccより高い電圧を印加する必要がある。従って入
力バッファと出カバ歩ファとが接続されている入出力端
子は、試験用の端子としては使用できない0例えばCM
O3J#成のメモリの場合、かかる端子に高電圧を印加
するとき電源VCCに向ってダイオードの順方向電流が
流れ、高電圧検出回路では高電圧を検出することができ
ないからである。
圧Vccより高い電圧を印加する必要がある。従って入
力バッファと出カバ歩ファとが接続されている入出力端
子は、試験用の端子としては使用できない0例えばCM
O3J#成のメモリの場合、かかる端子に高電圧を印加
するとき電源VCCに向ってダイオードの順方向電流が
流れ、高電圧検出回路では高電圧を検出することができ
ないからである。
そこで入力専用の端子を使用して試験をすることになる
が、入出力兼用の端子の増加に対応してその数は少なく
なっている0、このため充分な試験モードが設定できず
、確実な試験ができないという問題が生じていた。
が、入出力兼用の端子の増加に対応してその数は少なく
なっている0、このため充分な試験モードが設定できず
、確実な試験ができないという問題が生じていた。
本発明はこのような点に鑑みて創作されたものであり、
高電圧入力可能な入力端子が少ない場合でも多くの試験
モードの設定が可能となり、試験時間の短縮とともに、
試験としての確実性を高めることができる半導体集積回
路の提供を目的とする。
高電圧入力可能な入力端子が少ない場合でも多くの試験
モードの設定が可能となり、試験時間の短縮とともに、
試験としての確実性を高めることができる半導体集積回
路の提供を目的とする。
゛本発明に係る半導体集積回路の構成は、第1図に示す
ように、一入力端子(1)に接続され、該入力端子(1
)に電源電圧より高い所定の電圧が印加されたときのみ
制御信号φを出力する高電圧検出回路(2)と、一入力
端子(1)以外の入力端子に接続され、高電圧検出回路
(2)からの制御信号φに応答して入力信号をラッチす
るラッチ回路(5)とを有することを特徴とする。
ように、一入力端子(1)に接続され、該入力端子(1
)に電源電圧より高い所定の電圧が印加されたときのみ
制御信号φを出力する高電圧検出回路(2)と、一入力
端子(1)以外の入力端子に接続され、高電圧検出回路
(2)からの制御信号φに応答して入力信号をラッチす
るラッチ回路(5)とを有することを特徴とする。
一入力端f(+)を介して高電圧検出回路(2)の入力
に電源′重圧範囲内の電圧が印加されるとき、各入力端
?−(1)、(3)、(4)を介して入力する信号によ
り内部回路(6)が本来の4J、積回路動作を行なう。
に電源′重圧範囲内の電圧が印加されるとき、各入力端
?−(1)、(3)、(4)を介して入力する信号によ
り内部回路(6)が本来の4J、積回路動作を行なう。
一方、一入力端子(1)を介して高電圧検出回路(2)
に所定の高電圧が入力すると3.該高電圧検出回路(2
)から出力される制御信号φに応答して他の端子から入
力される信号をラッチ回路(5)によりラッチする。そ
してこのラッチ回路(5)から出力されるラッチ信号に
より内部回路(6)の状態を所定のモードに設定する。
に所定の高電圧が入力すると3.該高電圧検出回路(2
)から出力される制御信号φに応答して他の端子から入
力される信号をラッチ回路(5)によりラッチする。そ
してこのラッチ回路(5)から出力されるラッチ信号に
より内部回路(6)の状態を所定のモードに設定する。
以下1図面を参照しながら本発明のχ施例について説明
する。
する。
第2図は本発明の実施例に係る制御信号ラッチ回路の構
成図であり、7,8.9は2人力ナンド回路である0図
においてπはパワーオンリセット信号人力であり、電源
が人力されるとき発生する低レバ、ルの信号パルスによ
り本ラッチ回路をリセット状態に設定するものである。
成図であり、7,8.9は2人力ナンド回路である0図
においてπはパワーオンリセット信号人力であり、電源
が人力されるとき発生する低レバ、ルの信号パルスによ
り本ラッチ回路をリセット状態に設定するものである。
φは前述の高電圧検出回路から出力される制御信号であ
る。
る。
次に本実施例回路の動作について、第1表に示す真理値
表を参照しながら説明する。なお表において“L”は低
信号レベル、“H”は高信号レベル、′X″はH”又は
“L″のいずれでも町であることを示している。
表を参照しながら説明する。なお表において“L”は低
信号レベル、“H”は高信号レベル、′X″はH”又は
“L″のいずれでも町であることを示している。
まず電源が投入されるとπ端子から“L”のパルスが発
生し、これにより回路がリセットされて出力Aは“L″
′に初期設定される(ステップ(a) ) 、この状態
はラッチされているのでπ端子の信号レベルが“H”と
なっても変わらない(ステップ(b) ) 。
生し、これにより回路がリセットされて出力Aは“L″
′に初期設定される(ステップ(a) ) 、この状態
はラッチされているのでπ端子の信号レベルが“H”と
なっても変わらない(ステップ(b) ) 。
出力Aが′L”のときは、入力端子(入力/出力端子)
に通常の信号を入力することにより、本来の集積回路動
作を行わせることができる。
に通常の信号を入力することにより、本来の集積回路動
作を行わせることができる。
次に高電圧検出回路に試験モード設定用の高電圧が入力
し、制御信号φがL″から“H″に変わったとする。入
力端子(入力/出力端子)が“L″のとき、出力Aは依
然として“L”のままであるが(ステップ(C) )
、入力端子(入力/出“力端子)が“H”になると出力
Aは“H”になる(ステップ(d) ) 、出力Aが“
H”になると、これに接続される集積回路の所定の回路
が試験モードに設定される。この状態は制御信号φが“
H”から“L″に変わっても変わらないし、また入力/
出力端子のレベル状態にも依存しない(ステップ(e)
) 。
し、制御信号φがL″から“H″に変わったとする。入
力端子(入力/出力端子)が“L″のとき、出力Aは依
然として“L”のままであるが(ステップ(C) )
、入力端子(入力/出“力端子)が“H”になると出力
Aは“H”になる(ステップ(d) ) 、出力Aが“
H”になると、これに接続される集積回路の所定の回路
が試験モードに設定される。この状態は制御信号φが“
H”から“L″に変わっても変わらないし、また入力/
出力端子のレベル状態にも依存しない(ステップ(e)
) 。
このように本実施例回路によれば、一旦試験モ−ト状態
に設定すれば試験モード状!Sはラッチ回路によって保
持されるので、従来のように試験期間中、高電圧を印加
し続ける必要はない、また制御信号ラッチ回路は通常の
電圧レベルで動作するように構成されているので、入力
端子だけでなく入力/出力端子にも接続してかかる端子
からの信号人力を試験設定用に利用できる。このため試
験設定モードの種類を大幅に増やすことができ、確実な
試験が可能となる。
に設定すれば試験モード状!Sはラッチ回路によって保
持されるので、従来のように試験期間中、高電圧を印加
し続ける必要はない、また制御信号ラッチ回路は通常の
電圧レベルで動作するように構成されているので、入力
端子だけでなく入力/出力端子にも接続してかかる端子
からの信号人力を試験設定用に利用できる。このため試
験設定モードの種類を大幅に増やすことができ、確実な
試験が可能となる。
次に出力Aによって設定される通常動作モードおよび試
験モードについて具体的に説明する。
験モードについて具体的に説明する。
第3図は本発明の実施例に係るデコーダ制御回路30お
よびデコーダ回路31の回路図であり。
よびデコーダ回路31の回路図であり。
10.12,18.24はNチャンネルのデプリーショ
ントランジスタである。またIt。
ントランジスタである。またIt。
13〜15,17.19〜21.23.25〜27.2
9はNチャンネルのエンハンスメントトランジスタであ
り、16,22.28はPチャンネルのエンハンスメン
トトランジスタである。なおNチャンネルトランジスタ
11のg、は比較的大きいとする。またalはアドレス
信号であり、「はその反転信号である。
9はNチャンネルのエンハンスメントトランジスタであ
り、16,22.28はPチャンネルのエンハンスメン
トトランジスタである。なおNチャンネルトランジスタ
11のg、は比較的大きいとする。またalはアドレス
信号であり、「はその反転信号である。
次にこの回路の動作について説明する。
出力Aが“L″のときデコーダ制御回路30のトランジ
スタ11がオフするので、デコーダ回路31の各ナンド
回路の電源がVccになり、従ってデコーダ回路は通常
動作をする。これに対し出力が“H”のときトランジス
タ11がオンし、デコーダ制御回路30の出力がVSS
となる。従って各ナンド回路の出力が全てVssとなる
ので、デコーダ回路31の出力が全て“H”となって、
いわゆるワード線全選択の試験モードに設定される。
スタ11がオフするので、デコーダ回路31の各ナンド
回路の電源がVccになり、従ってデコーダ回路は通常
動作をする。これに対し出力が“H”のときトランジス
タ11がオンし、デコーダ制御回路30の出力がVSS
となる。従って各ナンド回路の出力が全てVssとなる
ので、デコーダ回路31の出力が全て“H”となって、
いわゆるワード線全選択の試験モードに設定される。
第4図は本発明の実施例に係る半導体記憶回路のブロッ
ク図を示す0図において32はメモリセルアレイ、33
はデコーダ制御回路、34は行デコーダ回路、35は列
ゲート回路、36は列デコーダ制御回路、37は列デコ
ーダ回路、38はセンスアンプ(S/A)、39はD
in/ D our回路、40は論理回路、41は高電
圧検出回路。
ク図を示す0図において32はメモリセルアレイ、33
はデコーダ制御回路、34は行デコーダ回路、35は列
ゲート回路、36は列デコーダ制御回路、37は列デコ
ーダ回路、38はセンスアンプ(S/A)、39はD
in/ D our回路、40は論理回路、41は高電
圧検出回路。
42は人力パッファ回路、43は制御信号ラッチ回路、
44はアドレスバッファ回路、45はD+n/Doj+
バ7ファ回路である。なお図においてA/D端子はアド
レス・データマルチプレクス端Tであり、入力/出力兼
用端子である。
44はアドレスバッファ回路、45はD+n/Doj+
バ7ファ回路である。なお図においてA/D端子はアド
レス・データマルチプレクス端Tであり、入力/出力兼
用端子である。
次にこの回路の動作について概略説明する。各端子に通
常の′電圧レベルが入力するときは1周知の記憶回路と
しての本来の動作、すなわちデータの8き込みや読み出
しが行われる。
常の′電圧レベルが入力するときは1周知の記憶回路と
しての本来の動作、すなわちデータの8き込みや読み出
しが行われる。
一方、高電圧検出回路41にコントロール入力端子を介
して電源゛重圧より高い試験モード設定用の電圧が入力
されると、高電圧検出回路41から制御信号ラッチ回路
43に訪御信号φが出力される。このとき制御信号ラー
、チ回路43が接続する入力端子(入力/出力端子)か
らも所定の信号が入力すると、制御信号ラッチ回路43
から試験モード設定用の信号が出力される。この信号が
例えば行デコーダ制御回路33に入力すると、第3図に
おいて説明したように、通常の動作モードでは設定でき
ない行デコーダ回路34をしてワード線全選択モートに
設定する。これにより所定の動作試験が行われる。同様
にして1列デコーダ回路37を全選択モードに設定する
こともできる。
して電源゛重圧より高い試験モード設定用の電圧が入力
されると、高電圧検出回路41から制御信号ラッチ回路
43に訪御信号φが出力される。このとき制御信号ラー
、チ回路43が接続する入力端子(入力/出力端子)か
らも所定の信号が入力すると、制御信号ラッチ回路43
から試験モード設定用の信号が出力される。この信号が
例えば行デコーダ制御回路33に入力すると、第3図に
おいて説明したように、通常の動作モードでは設定でき
ない行デコーダ回路34をしてワード線全選択モートに
設定する。これにより所定の動作試験が行われる。同様
にして1列デコーダ回路37を全選択モードに設定する
こともできる。
以F説明したように1本発明によれば試験設定用の高電
圧が一入力端子から入力するとき発生する高電圧検出信
号に応答して、他の入力または入力/出力兼用端子から
の入力信号をラッチし、゛ト導体集積回路を各種の試験
モードに設定するものである。これにより高電圧入力”
丁fffiな入力端子が少ない場合でも多くの試験モー
ドの設定が可71となり、試験時間の短縮とともに、試
験としての確実性を高めることができる。
圧が一入力端子から入力するとき発生する高電圧検出信
号に応答して、他の入力または入力/出力兼用端子から
の入力信号をラッチし、゛ト導体集積回路を各種の試験
モードに設定するものである。これにより高電圧入力”
丁fffiな入力端子が少ない場合でも多くの試験モー
ドの設定が可71となり、試験時間の短縮とともに、試
験としての確実性を高めることができる。
第1図は本発明の実施例に係る半導体集積回路のブロッ
ク図、第2図は本発明の実施例に係る制御信号ラッチ回
路の回路図、第3因は本発明の実施例に係るデコーダ制
御回路およびデコーダ回路の回路図、第4図は本発明の
実施例に係る半導体記憶回路のブロック図である。 第5図は従来例に係る半導体集積回路のブロック図であ
り、第6図は高電圧検出回路の回路図である。 1.3・・・入力端子。 2・・・高電圧検出回路 4・・・入力/出力端子 5・・・制御信号ラッチ回路 6・・・集積回路の内部回路 7.8.9・・・ナンド回路 30・・・デコーダ制御回路 31・・・デコーダ回路。 代理人 mW+ ’1fi4 ヵij−・::l 従来体リプツ六こε衣2−p月1するづつ・17区・第
5 図 壽鉤配死回ビ鮎ので)K口 第6図 ギぐ 嘔
ク図、第2図は本発明の実施例に係る制御信号ラッチ回
路の回路図、第3因は本発明の実施例に係るデコーダ制
御回路およびデコーダ回路の回路図、第4図は本発明の
実施例に係る半導体記憶回路のブロック図である。 第5図は従来例に係る半導体集積回路のブロック図であ
り、第6図は高電圧検出回路の回路図である。 1.3・・・入力端子。 2・・・高電圧検出回路 4・・・入力/出力端子 5・・・制御信号ラッチ回路 6・・・集積回路の内部回路 7.8.9・・・ナンド回路 30・・・デコーダ制御回路 31・・・デコーダ回路。 代理人 mW+ ’1fi4 ヵij−・::l 従来体リプツ六こε衣2−p月1するづつ・17区・第
5 図 壽鉤配死回ビ鮎ので)K口 第6図 ギぐ 嘔
Claims (1)
- 【特許請求の範囲】 一入力端子(1)に接続され、該入力端子(1)に電
源電圧より高い所定の電圧が印加されたときのみ制御信
号を出力する高電圧検出回路(2)と、前記一入力端子
(1)以外の入力端子に接続され、前記高電圧検出回路
(2)からの制御信号に応答して入力信号をラッチする
ラッチ回路(5)とを有し、 前記一入力端子(1)を介して前記高電圧検出回路(2
)の入力に電源電圧範囲内の電圧が印加されるとき、各
入力端子(1)、(3)、(4)を介して入力する信号
により内部回路(6)が本来の集積回路動作を行なうこ
とを可能とし、 一方、前記一入力端子(1)を介して前記高電圧検出回
路(2)に所定の高電圧が入力するときに該高電圧検出
回路(2)から出力される制御信号φに応答して、前記
他の端子から入力される信号をラッチし、ラッチ回路(
5)から出力されるラッチ信号により内部回路(6)の
状態を所定のモードに設定することを特徴とする半導体
集積回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60134649A JPS61292755A (ja) | 1985-06-20 | 1985-06-20 | 半導体集積回路 |
KR1019860004898A KR910000738B1 (ko) | 1985-06-20 | 1986-06-19 | 동작 테스트실행에 적합한 반도체 집적회로 |
EP86401359A EP0212997B1 (en) | 1985-06-20 | 1986-06-20 | Semiconductor integrated circuit adapted to carry out a test operation |
DE8686401359T DE3681659D1 (de) | 1985-06-20 | 1986-06-20 | Zum pruefbetrieb geeignete halbleiterintegrierte schaltung. |
US07/175,667 US4841233A (en) | 1985-06-20 | 1988-03-24 | Semiconductor integrated circuit adapted to carry out operation test |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60134649A JPS61292755A (ja) | 1985-06-20 | 1985-06-20 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61292755A true JPS61292755A (ja) | 1986-12-23 |
Family
ID=15133306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60134649A Pending JPS61292755A (ja) | 1985-06-20 | 1985-06-20 | 半導体集積回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4841233A (ja) |
EP (1) | EP0212997B1 (ja) |
JP (1) | JPS61292755A (ja) |
KR (1) | KR910000738B1 (ja) |
DE (1) | DE3681659D1 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01130394A (ja) * | 1987-11-17 | 1989-05-23 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPH01171036A (ja) * | 1987-12-26 | 1989-07-06 | Toshiba Corp | マイクロコンピュータ |
JPH0231239A (ja) * | 1988-07-20 | 1990-02-01 | Ricoh Co Ltd | レジスタテスト回路装置 |
JPH02113340A (ja) * | 1988-10-24 | 1990-04-25 | Fujitsu Ltd | 半導体集積回路 |
JPH0342732A (ja) * | 1989-07-11 | 1991-02-22 | Mitsubishi Electric Corp | 半導体集積回路 |
JPH056694A (ja) * | 1991-06-27 | 1993-01-14 | Nec Corp | 半導体メモリ装置 |
JPH0855077A (ja) * | 1994-05-17 | 1996-02-27 | Lg Semicon Co Ltd | 情報利用回路 |
JP2002170929A (ja) * | 2000-11-29 | 2002-06-14 | Fujitsu Ltd | 半導体装置 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2659095B2 (ja) * | 1987-06-30 | 1997-09-30 | 富士通株式会社 | ゲートアレイ及びメモリを有する半導体集積回路装置 |
FR2623653B1 (fr) * | 1987-11-24 | 1992-10-23 | Sgs Thomson Microelectronics | Procede de test de cellules de memoire electriquement programmable et circuit integre correspondant |
KR910006241B1 (ko) * | 1988-12-14 | 1991-08-17 | 삼성전자 주식회사 | 복수 테스트모드 선택회로 |
US5077738A (en) * | 1988-12-30 | 1991-12-31 | Intel Corporation | Test mode enable scheme for memory |
JPH02206087A (ja) * | 1989-02-03 | 1990-08-15 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2688976B2 (ja) * | 1989-03-08 | 1997-12-10 | 三菱電機株式会社 | 半導体集積回路装置 |
JPH0346188A (ja) * | 1989-07-13 | 1991-02-27 | Mitsubishi Electric Corp | 半導体記憶回路 |
US5636226A (en) * | 1989-12-14 | 1997-06-03 | Texas Instruments Incorporated | Fault sensing circuit and method |
DE69120483T2 (de) * | 1990-08-17 | 1996-11-14 | Sgs Thomson Microelectronics | Halbleiter-Speicher mit unterdrücktem Testmodus-Eingang während des Strom-Einschaltens |
US5161159A (en) * | 1990-08-17 | 1992-11-03 | Sgs-Thomson Microelectronics, Inc. | Semiconductor memory with multiple clocking for test mode entry |
US5265099A (en) * | 1991-02-28 | 1993-11-23 | Feinstein David Y | Method for heating dynamic memory units whereby |
JP2792634B2 (ja) * | 1991-06-28 | 1998-09-03 | シャープ株式会社 | アクティブマトリクス基板の検査方法 |
JP2608208B2 (ja) * | 1991-09-30 | 1997-05-07 | 富士通株式会社 | 半導体回路素子とその試験処理方法 |
US5353254A (en) * | 1992-05-21 | 1994-10-04 | Texas Instruments Incorporated | Semiconductor memory device having burn-in test circuit |
JPH0612878A (ja) * | 1992-06-25 | 1994-01-21 | Mitsubishi Electric Corp | 半導体メモリ装置 |
JP3307473B2 (ja) * | 1992-09-09 | 2002-07-24 | ソニー エレクトロニクス インコーポレイテッド | 半導体メモリの試験回路 |
JP2639319B2 (ja) * | 1993-09-22 | 1997-08-13 | 日本電気株式会社 | 半導体装置 |
US5450417A (en) * | 1993-10-26 | 1995-09-12 | Texas Instruments Incorporated | Circuit for testing power-on-reset circuitry |
US5530803A (en) * | 1994-04-14 | 1996-06-25 | Advanced Micro Devices, Inc. | Method and apparatus for programming memory devices |
FR2751461B1 (fr) * | 1996-07-22 | 1998-11-06 | Sgs Thomson Microelectronics | Dispositif de controle de finalite de test |
US5727001A (en) * | 1996-08-14 | 1998-03-10 | Micron Technology, Inc. | Circuit and method for testing an integrated circuit |
US6021064A (en) * | 1998-02-04 | 2000-02-01 | Vlsi Technology, Inc. | Layout for data storage circuit using shared bit line and method therefor |
US6072713A (en) * | 1998-02-04 | 2000-06-06 | Vlsi Technology, Inc. | Data storage circuit using shared bit line and method therefor |
US7315585B2 (en) * | 2004-02-11 | 2008-01-01 | Micrel, Inc. | Clock-less serial data interface using a single pin |
US11087857B2 (en) * | 2017-11-15 | 2021-08-10 | Texas Instruments Incorporated | Enabling high at-speed test coverage of functional memory interface logic by selective usage of test paths |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5578355A (en) * | 1978-12-08 | 1980-06-12 | Nec Corp | Semiconductor integrated circuit |
JPS56112666A (en) * | 1980-02-13 | 1981-09-05 | Nec Corp | Semiconductor integrated circuit |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4194113A (en) * | 1978-04-13 | 1980-03-18 | Ncr Corporation | Method and apparatus for isolating faults in a logic circuit |
US4168796A (en) * | 1978-04-13 | 1979-09-25 | Ncr Corporation | Tester with driver/sensor circuit having programmable termination devices |
US4301535A (en) * | 1979-07-02 | 1981-11-17 | Mostek Corporation | Programmable read only memory integrated circuit with bit-check and deprogramming modes and methods for programming and testing said circuit |
DE3030852A1 (de) * | 1980-08-14 | 1982-03-11 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung fuer die pruefung von speicherzellen programmierbarer mos-integrierter halbleiterspeicher |
JPS57105892A (en) * | 1980-12-23 | 1982-07-01 | Fujitsu Ltd | Rewritable non-volatile semiconductor storage device |
IE54406B1 (en) * | 1980-12-23 | 1989-09-27 | Fujitsu Ltd | Electrically programmable non-colatile semiconductor memory device |
JPS57133656A (en) * | 1981-02-12 | 1982-08-18 | Nec Corp | Semiconductor integrated circuit incorporated with test circuit |
US4419747A (en) * | 1981-09-14 | 1983-12-06 | Seeq Technology, Inc. | Method and device for providing process and test information in semiconductors |
US4468759A (en) * | 1982-05-03 | 1984-08-28 | Intel Corporation | Testing method and apparatus for dram |
JPS5999505A (ja) * | 1982-11-29 | 1984-06-08 | Mitsubishi Electric Corp | 電子ミシンの制御装置 |
US4552292A (en) * | 1982-11-12 | 1985-11-12 | General Electric Company | Heat exchanger |
US4672583A (en) * | 1983-06-15 | 1987-06-09 | Nec Corporation | Dynamic random access memory device provided with test circuit for internal refresh circuit |
US4612499A (en) * | 1983-11-07 | 1986-09-16 | Texas Instruments Incorporated | Test input demultiplexing circuit |
US4608669A (en) * | 1984-05-18 | 1986-08-26 | International Business Machines Corporation | Self contained array timing |
JPS61145799A (ja) * | 1984-12-20 | 1986-07-03 | Fujitsu Ltd | メモリを内蔵した半導体集積回路 |
US4680762A (en) * | 1985-10-17 | 1987-07-14 | Inmos Corporation | Method and apparatus for locating soft cells in a ram |
US4689772A (en) * | 1985-10-30 | 1987-08-25 | International Business Machines Corporation | Read complete test technique for memory arrays |
-
1985
- 1985-06-20 JP JP60134649A patent/JPS61292755A/ja active Pending
-
1986
- 1986-06-19 KR KR1019860004898A patent/KR910000738B1/ko not_active IP Right Cessation
- 1986-06-20 EP EP86401359A patent/EP0212997B1/en not_active Expired - Lifetime
- 1986-06-20 DE DE8686401359T patent/DE3681659D1/de not_active Expired - Fee Related
-
1988
- 1988-03-24 US US07/175,667 patent/US4841233A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5578355A (en) * | 1978-12-08 | 1980-06-12 | Nec Corp | Semiconductor integrated circuit |
JPS56112666A (en) * | 1980-02-13 | 1981-09-05 | Nec Corp | Semiconductor integrated circuit |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01130394A (ja) * | 1987-11-17 | 1989-05-23 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPH01171036A (ja) * | 1987-12-26 | 1989-07-06 | Toshiba Corp | マイクロコンピュータ |
JPH0231239A (ja) * | 1988-07-20 | 1990-02-01 | Ricoh Co Ltd | レジスタテスト回路装置 |
JPH02113340A (ja) * | 1988-10-24 | 1990-04-25 | Fujitsu Ltd | 半導体集積回路 |
JPH0342732A (ja) * | 1989-07-11 | 1991-02-22 | Mitsubishi Electric Corp | 半導体集積回路 |
JPH056694A (ja) * | 1991-06-27 | 1993-01-14 | Nec Corp | 半導体メモリ装置 |
JPH0855077A (ja) * | 1994-05-17 | 1996-02-27 | Lg Semicon Co Ltd | 情報利用回路 |
JP2002170929A (ja) * | 2000-11-29 | 2002-06-14 | Fujitsu Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
KR910000738B1 (ko) | 1991-02-06 |
EP0212997A3 (en) | 1989-02-08 |
EP0212997A2 (en) | 1987-03-04 |
EP0212997B1 (en) | 1991-09-25 |
KR870000710A (ko) | 1987-02-20 |
DE3681659D1 (de) | 1991-10-31 |
US4841233A (en) | 1989-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61292755A (ja) | 半導体集積回路 | |
US6501692B1 (en) | Circuit and method for stress testing a static random access memory (SRAM) device | |
US7872511B2 (en) | Circuit and method for initializing an internal logic unit in a semiconductor memory device | |
JP3745877B2 (ja) | 半導体メモリ装置のメモリセルテスト用の高電圧感知回路 | |
JPH04119597A (ja) | 不揮発性半導体記憶装置のセンスアンプ | |
EP0205258B1 (en) | Semiconductor integrated circuit having a function for switching the operational modes of an internal circuit | |
US4897817A (en) | Semiconductor memory device with a built-in test circuit | |
JPH07225262A (ja) | 半導体集積回路装置 | |
US5875137A (en) | Semiconductor memory device externally confirmable of a currently operated test mode | |
JP3728356B2 (ja) | 半導体装置 | |
US6611929B1 (en) | Test circuit for memory | |
JPH11317100A (ja) | 半導体記憶装置 | |
JP3919847B2 (ja) | 半導体記憶装置 | |
JP3199883B2 (ja) | 半導体集積回路 | |
JPH01189099A (ja) | 半導体メモリ装置 | |
JPH02236471A (ja) | 特殊試験機能回路を備える半導体装置 | |
KR101762920B1 (ko) | 오티피 메모리 장치 | |
JP2638357B2 (ja) | 冗長なアドレス指定構成部材を持つメモリ用の高速アドレス比較回路 | |
JP2850633B2 (ja) | 半導体記憶装置 | |
KR100186335B1 (ko) | 디램 메모리의 병렬시험회로 | |
JP3702389B2 (ja) | 半導体装置の試験回路 | |
JPH11149797A (ja) | 半導体記憶装置及びその試験方法 | |
JPH0440800B2 (ja) | ||
JPS62298088A (ja) | メモリ回路 | |
JP3258045B2 (ja) | 半導体集積回路 |