JP2639319B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2639319B2 JP2639319B2 JP5259152A JP25915293A JP2639319B2 JP 2639319 B2 JP2639319 B2 JP 2639319B2 JP 5259152 A JP5259152 A JP 5259152A JP 25915293 A JP25915293 A JP 25915293A JP 2639319 B2 JP2639319 B2 JP 2639319B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- semiconductor device
- pulse
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
半導体装置におけるテストモード等の動作モードの設定
に関する。
半導体装置におけるテストモード等の動作モードの設定
に関する。
【０００２】
【従来の技術】一般に半導体装置には、通常の動作を行
うモードの他に、自装置の動作確認試験を行うテストモ
ードがある。このテストモードに入るためには、モード
切換えのための信号等を外部から与える必要がある。ま
た、その信号を受けて自装置の各部をテストモードに設
定するための回路を、予め半導体装置内に設けておく必
要がある。
うモードの他に、自装置の動作確認試験を行うテストモ
ードがある。このテストモードに入るためには、モード
切換えのための信号等を外部から与える必要がある。ま
た、その信号を受けて自装置の各部をテストモードに設
定するための回路を、予め半導体装置内に設けておく必
要がある。
【０００３】そのテストモードに設定するための公知の
回路としては、特開平２―１９０７８３号公報に開示さ
れているものがある（以下、第１の従来例と呼ぶ）。こ
れについて図３を参照して説明する。
回路としては、特開平２―１９０７８３号公報に開示さ
れているものがある（以下、第１の従来例と呼ぶ）。こ
れについて図３を参照して説明する。
【０００４】一般に、テストモードに入る時には、電源
電圧よりも高い高電圧をある端子に入力し、高電圧検出
回路にて、高電圧が入力されたことを検知して、テスト
モードに入るが、テストモードの数だけ、高電圧検出回
路を必要となるため、チップ面積の縮小に悪影響を与え
る。そこで考えられたのが図３に示されている回路であ
る。
電圧よりも高い高電圧をある端子に入力し、高電圧検出
回路にて、高電圧が入力されたことを検知して、テスト
モードに入るが、テストモードの数だけ、高電圧検出回
路を必要となるため、チップ面積の縮小に悪影響を与え
る。そこで考えられたのが図３に示されている回路であ
る。
【０００５】図には、各入力端子ＩＮ３―０〜ＩＮ３―
４に対応して入力バッファＩＢ３―０〜ＩＢ３―４が設
けられ、これら入力バッファ等を介して信号ＯＵＴ３―
０〜ＯＵＴ３―１６を後段に送出する回路が示されてい
る。
４に対応して入力バッファＩＢ３―０〜ＩＢ３―４が設
けられ、これら入力バッファ等を介して信号ＯＵＴ３―
０〜ＯＵＴ３―１６を後段に送出する回路が示されてい
る。
【０００６】入力端子ＩＮ３―０に高電圧が入力される
か否かが、高電圧検出回路ＨＶ３―１で判断され、高電
圧の入力の応答して高電圧検出回路ＨＶ３―１の出力が
“Ｈ”になる。これによりナンド回路ＮＡ３―１〜ＮＡ
３―１６はイネーブル状態になり、その出力側に設けら
れたインバータＩＮＶ３―１〜ＩＮＶ３―１６により、
デコード回路ＤＥＣ３のデコード出力が信号ＯＵＴ３―
１〜ＯＵＴ３―１６として送出され、半導体装置内の各
部の設定が行われる。
か否かが、高電圧検出回路ＨＶ３―１で判断され、高電
圧の入力の応答して高電圧検出回路ＨＶ３―１の出力が
“Ｈ”になる。これによりナンド回路ＮＡ３―１〜ＮＡ
３―１６はイネーブル状態になり、その出力側に設けら
れたインバータＩＮＶ３―１〜ＩＮＶ３―１６により、
デコード回路ＤＥＣ３のデコード出力が信号ＯＵＴ３―
１〜ＯＵＴ３―１６として送出され、半導体装置内の各
部の設定が行われる。
【０００７】デコード回路は、本例では４ビットの入力
を有するので、その出力は１６ビットとなっている。
を有するので、その出力は１６ビットとなっている。
【０００８】かかる構成において、入力端子ＩＮ３―０
に高電圧が加わると、高電圧検出回路ＨＶ３―１が
“Ｈ”を出力する。一方、入力端子ＩＮ３―１〜ＩＮ３
―４の情報がデコードされ、所望のテストモード設定信
号であるＯＵＴ３―１〜ＯＵＴ３―１６の信号が“Ｈ”
になることによりテストモードの設定が行われるのであ
る。
に高電圧が加わると、高電圧検出回路ＨＶ３―１が
“Ｈ”を出力する。一方、入力端子ＩＮ３―１〜ＩＮ３
―４の情報がデコードされ、所望のテストモード設定信
号であるＯＵＴ３―１〜ＯＵＴ３―１６の信号が“Ｈ”
になることによりテストモードの設定が行われるのであ
る。
【０００９】次に、他の公知技術である特開昭６１―２
９２７５５号公報に開示されている回路（以下第２の従
来例と呼ぶ）について図４及び図５を参照して説明す
る。この回路も高電圧入力端子の数を減少させて、より
多くの種類のテストモードの設定を行うものである。
９２７５５号公報に開示されている回路（以下第２の従
来例と呼ぶ）について図４及び図５を参照して説明す
る。この回路も高電圧入力端子の数を減少させて、より
多くの種類のテストモードの設定を行うものである。
【００１０】まず、図４には、入出力端子Ｔ４―１、入
力端子Ｔ４―２及びＴ４―３を有する回路が示されてい
る。そして、入出力端子Ｔ４―１に対応して入力バッフ
ァＩＢ４―１及び出力バッファＯＢ４―１が設けられて
いる。また、入力端子Ｔ４―２及びＴ４―３に対応して
入力バッファＴＢ４―２、ＴＢ４―３が夫々設けられて
いる。
力端子Ｔ４―２及びＴ４―３を有する回路が示されてい
る。そして、入出力端子Ｔ４―１に対応して入力バッフ
ァＩＢ４―１及び出力バッファＯＢ４―１が設けられて
いる。また、入力端子Ｔ４―２及びＴ４―３に対応して
入力バッファＴＢ４―２、ＴＢ４―３が夫々設けられて
いる。
【００１１】入力端子Ｔ４―２への入力は高電圧検出回
路ＨＶ４―１にも入力され、その出力ａがラッチ回路Ｌ
Ａ４―１，ＬＡ４―２に入力される。なお、ＣＩＲ４は
内部制御回路である。
路ＨＶ４―１にも入力され、その出力ａがラッチ回路Ｌ
Ａ４―１，ＬＡ４―２に入力される。なお、ＣＩＲ４は
内部制御回路である。
【００１２】ラッチ回路ＬＡ４―１，ＬＡ４―２は、図
５に示されているように、ラッチを構成するナンド回路
ＮＡ５―１及びＮＡ５―２と、そのラッチをセット状態
にするためのナンド回路ＮＡ５―３とから構成されてい
る。高電圧検出回路の出力ａが“Ｈ”となると、ナンド
回路ＮＡ５―３がイネーブル状態となり、入力端子ＩＮ
５―１に与えられている信号がナンド回路ＮＡ５―１及
びＮＡ５―２によるラッチに保持される。なお、端子Ｒ
５―１はパワーオンリセット端子であり、電源投入時に
はこのラッチ回路がリセットされる。
５に示されているように、ラッチを構成するナンド回路
ＮＡ５―１及びＮＡ５―２と、そのラッチをセット状態
にするためのナンド回路ＮＡ５―３とから構成されてい
る。高電圧検出回路の出力ａが“Ｈ”となると、ナンド
回路ＮＡ５―３がイネーブル状態となり、入力端子ＩＮ
５―１に与えられている信号がナンド回路ＮＡ５―１及
びＮＡ５―２によるラッチに保持される。なお、端子Ｒ
５―１はパワーオンリセット端子であり、電源投入時に
はこのラッチ回路がリセットされる。
【００１３】かかる構成において、端子Ｔ５―２に高電
圧が入力されると、出力ａが“Ｈ”になり、このとき各
入力端子に“Ｈ”が入力されていると制御信号のラッチ
回路ＬＡ４―１又はＬＡ４―２の出力が“Ｈ”に固定さ
れ、テストモードに入るのである。
圧が入力されると、出力ａが“Ｈ”になり、このとき各
入力端子に“Ｈ”が入力されていると制御信号のラッチ
回路ＬＡ４―１又はＬＡ４―２の出力が“Ｈ”に固定さ
れ、テストモードに入るのである。
【００１４】
【発明が解決しようとする課題】上述した従来の回路で
は以下のような欠点がある。
は以下のような欠点がある。
【００１５】まず、第１の従来例であるが、テストモー
ドに入る時は、高電圧入力用の端子ＩＮ３―０以外の端
子ＩＮ３―１〜ＩＮ３―４にも入力をし続けなければな
らない。すなわち、通常、テストモードのためだけに端
子を設けることはあまりなく、従ってテストモード設定
のための入力端子は既にある端子で兼用することにな
る。よって、入力端子Ｉ３―１〜Ｉ３―４への入力信号
を変化させなければならないようなテストはできないと
いう欠点がある。
ドに入る時は、高電圧入力用の端子ＩＮ３―０以外の端
子ＩＮ３―１〜ＩＮ３―４にも入力をし続けなければな
らない。すなわち、通常、テストモードのためだけに端
子を設けることはあまりなく、従ってテストモード設定
のための入力端子は既にある端子で兼用することにな
る。よって、入力端子Ｉ３―１〜Ｉ３―４への入力信号
を変化させなければならないようなテストはできないと
いう欠点がある。
【００１６】また、第２の従来例では、上述した第１の
従来例における欠点は解決されているが、テストモード
の設定の手法に問題がある。例えば、通常動作時に電
源、ノイズ等の影響により、高電圧検出回路ＨＶ４―１
の入力が一時的に反転した場合、入力端子Ｔ４―１及び
Ｔ４―３への入力信号の状態によっては、テストモード
に誤って設定されてしまうという欠点がある。その場
合、一旦設定された後は、電源を落とさない限り通常の
使用状態に戻ることはなく、実装された基板の状況によ
っては、本来入ってはならないテストモードのままの状
態に固定されてしまうという欠点がある。
従来例における欠点は解決されているが、テストモード
の設定の手法に問題がある。例えば、通常動作時に電
源、ノイズ等の影響により、高電圧検出回路ＨＶ４―１
の入力が一時的に反転した場合、入力端子Ｔ４―１及び
Ｔ４―３への入力信号の状態によっては、テストモード
に誤って設定されてしまうという欠点がある。その場
合、一旦設定された後は、電源を落とさない限り通常の
使用状態に戻ることはなく、実装された基板の状況によ
っては、本来入ってはならないテストモードのままの状
態に固定されてしまうという欠点がある。
【００１７】本発明は上述した従来の欠点を解決するた
めになされたものであり、その目的はテストモードにお
いて個々の入力端子を変化させて行うようなテストを行
うことができ、また電源ノイズ等の影響を受けずに動作
上安全な半導体装置を提供することである。
めになされたものであり、その目的はテストモードにお
いて個々の入力端子を変化させて行うようなテストを行
うことができ、また電源ノイズ等の影響を受けずに動作
上安全な半導体装置を提供することである。
【００１８】
【課題を解決するための手段】本発明による半導体装置
は、Ｎ個（Ｎは２以上の整数）の端子を有する半導体装
置であって、動作モードを切換えるためのモード切換指
令が前記Ｎ個の端子のうちの特定の端子に入力された時
から所定期間内に他の端子に入力されたモード設定情報
を、該指令が入力されている間保持する保持手段を有す
ることを特徴とする。
は、Ｎ個（Ｎは２以上の整数）の端子を有する半導体装
置であって、動作モードを切換えるためのモード切換指
令が前記Ｎ個の端子のうちの特定の端子に入力された時
から所定期間内に他の端子に入力されたモード設定情報
を、該指令が入力されている間保持する保持手段を有す
ることを特徴とする。
【００１９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００２０】図１は本発明による半導体装置の第１の実
施例の構成を示す回路図である。図において、本発明の
第１の実施例による半導体装置は、入力端子ＩＮ１―０
〜ＩＮ１―４と、これら入力端子に対応して設けられた
入力バッファＩＢ１―０〜ＩＮ１―４とを含んで構成さ
れ、そのバッファの出力が信号ＯＵＴ１―０〜１―４と
して送出される。
施例の構成を示す回路図である。図において、本発明の
第１の実施例による半導体装置は、入力端子ＩＮ１―０
〜ＩＮ１―４と、これら入力端子に対応して設けられた
入力バッファＩＢ１―０〜ＩＮ１―４とを含んで構成さ
れ、そのバッファの出力が信号ＯＵＴ１―０〜１―４と
して送出される。
【００２１】また、本実施例の半導体装置は、入力端子
ＩＮ１―０に電源電圧より高い高電圧が入力されたとき
に“Ｈ”を出力する高電圧検出回路ＨＶ１―１と、この
出力が“Ｈ”になったときに所定パルス幅のパルスを送
出するパルス発生回路ＯＰ１―１とを含んで構成されて
いる。
ＩＮ１―０に電源電圧より高い高電圧が入力されたとき
に“Ｈ”を出力する高電圧検出回路ＨＶ１―１と、この
出力が“Ｈ”になったときに所定パルス幅のパルスを送
出するパルス発生回路ＯＰ１―１とを含んで構成されて
いる。
【００２２】さらにまた、本実施例の半導体装置は、高
電圧検出回路ＨＶ１―１及びパルス発生回路ＯＰ１―１
の出力が共に“Ｈ”のときに各入力端子の出力、すなわ
ち各入力バッファの出力を送出するナンド回路ＮＡ１―
９〜ＮＡ１―１２と、これらナンド回路の出力を夫々保
持するためのラッチ回路を構成するナンド回路ＮＡ１―
１〜ＮＡ１―８とを含んで構成されている。
電圧検出回路ＨＶ１―１及びパルス発生回路ＯＰ１―１
の出力が共に“Ｈ”のときに各入力端子の出力、すなわ
ち各入力バッファの出力を送出するナンド回路ＮＡ１―
９〜ＮＡ１―１２と、これらナンド回路の出力を夫々保
持するためのラッチ回路を構成するナンド回路ＮＡ１―
１〜ＮＡ１―８とを含んで構成されている。
【００２３】なお、パルス発生回路ＯＰ１―１は、周知
のワンショット回路等により構成できる。
のワンショット回路等により構成できる。
【００２４】かかる構成において、半導体装置の動作状
態をテストモードに設定するために高電圧を入力する端
子はＩＮ１―０である。ここに高電圧が入力されると高
電圧検出回路ＨＶ１―１を出力する。この高電圧検出回
路ＨＶ１―１の出力が“Ｈ”に反転したのに応答してパ
ルス発生回路ＯＰ１―１が所定のパルスを出力する。
態をテストモードに設定するために高電圧を入力する端
子はＩＮ１―０である。ここに高電圧が入力されると高
電圧検出回路ＨＶ１―１を出力する。この高電圧検出回
路ＨＶ１―１の出力が“Ｈ”に反転したのに応答してパ
ルス発生回路ＯＰ１―１が所定のパルスを出力する。
【００２５】このとき、入力端子ＩＮ１―１〜ＩＮ１―
４のいずれかに“Ｈ”を入力していると、その入力端子
に対応した入力バッファＩＢ１―１〜ＩＢ１―４も
“Ｈ”を出力する。パルス発生回路ＯＰ１―１の出力が
“Ｈ”である時に入力バッファＩＢ１―１〜ＩＢ１―４
のいずれかが“Ｈ”であれば、個々の入力に対応したラ
ッチ回路にデータがラッチされる。これにより、信号Ｔ
ＳＴ１―１〜ＴＳＴ１―４のいずれかが“Ｈ”に固定さ
れ、入力に応じたテストモードが設定される。
４のいずれかに“Ｈ”を入力していると、その入力端子
に対応した入力バッファＩＢ１―１〜ＩＢ１―４も
“Ｈ”を出力する。パルス発生回路ＯＰ１―１の出力が
“Ｈ”である時に入力バッファＩＢ１―１〜ＩＢ１―４
のいずれかが“Ｈ”であれば、個々の入力に対応したラ
ッチ回路にデータがラッチされる。これにより、信号Ｔ
ＳＴ１―１〜ＴＳＴ１―４のいずれかが“Ｈ”に固定さ
れ、入力に応じたテストモードが設定される。
【００２６】これにより、テストが行われる。また、入
力端子ＩＮ１―１〜ＩＮ１―４への入力信号を変化させ
れば、各入力バッファＩＢ１―１〜ＩＢ１―４を介して
信号ＯＵＴ１―１〜１―４が送出され種々のテストが行
われる。
力端子ＩＮ１―１〜ＩＮ１―４への入力信号を変化させ
れば、各入力バッファＩＢ１―１〜ＩＢ１―４を介して
信号ＯＵＴ１―１〜１―４が送出され種々のテストが行
われる。
【００２７】パルス発生回路ＯＰ１―１は高電圧が端子
ＩＮ１―０に入力された直後にのみパルスを発生し、そ
のパルス発生後は、“Ｌ”固定となる。よって、その後
に入力端子ＩＮ１―１〜ＩＮ１―４への入力信号がどの
ように変化しても、テストモード設定信号である出力Ｔ
ＳＴ１―１〜ＴＳＴ１―４は、変化しない。したがっ
て、入力端子ＩＮ１―０〜ＩＮ１―４への入力信号を信
号ＯＵＴ１―０〜ＯＵＴ１―４として送出する機能を残
してテストモードも維持することができる。また、高電
圧検出回路を１つ設ければ済むため、チップ・サイズは
大きくならない。
ＩＮ１―０に入力された直後にのみパルスを発生し、そ
のパルス発生後は、“Ｌ”固定となる。よって、その後
に入力端子ＩＮ１―１〜ＩＮ１―４への入力信号がどの
ように変化しても、テストモード設定信号である出力Ｔ
ＳＴ１―１〜ＴＳＴ１―４は、変化しない。したがっ
て、入力端子ＩＮ１―０〜ＩＮ１―４への入力信号を信
号ＯＵＴ１―０〜ＯＵＴ１―４として送出する機能を残
してテストモードも維持することができる。また、高電
圧検出回路を１つ設ければ済むため、チップ・サイズは
大きくならない。
【００２８】テストモードを解除するためには、入力端
子ＩＮ１―０に加えた高電圧を解除すれば良い。すなわ
ち、高電圧を解除した結果、高電圧検出回路ＨＶ１―１
の出力が“Ｌ”に固定されるため、各ラッチ回路はリセ
ットされる。したがって、本半導体装置の出荷後に実装
された基板上のノイズ等により、誤って一旦テストモー
ドに入った場合でもノイズが収束するとそのテストモー
ドは解除され、再び正常な動作に戻ることができる。
子ＩＮ１―０に加えた高電圧を解除すれば良い。すなわ
ち、高電圧を解除した結果、高電圧検出回路ＨＶ１―１
の出力が“Ｌ”に固定されるため、各ラッチ回路はリセ
ットされる。したがって、本半導体装置の出荷後に実装
された基板上のノイズ等により、誤って一旦テストモー
ドに入った場合でもノイズが収束するとそのテストモー
ドは解除され、再び正常な動作に戻ることができる。
【００２９】次に、図２を参照して本発明の第２の実施
例について説明する。図２において図１と同等部分は同
一符号により示されている。基本的な動作は第１の実施
例と同等である．第１の実施例と異なる点は、高電圧入
力用の端子をＩＮ１―０とＩＮ１―１の２つとし、高電
圧検出回路ＨＶ１―１及びＨＶ１―２の両出力をオア回
路ＯＲ１―１を介してパルス発生回路ＯＰ１―１に入力
せしめている点である。これにより、端子ＩＮ１―０と
ＩＮ１―１のどちらに高電圧を入力してもテストモード
に設定することができるのである。この第２の実施例の
回路を用いることにより、テストモードに入った時に使
用できる入力端子のバリエーションを増やすことができ
る。
例について説明する。図２において図１と同等部分は同
一符号により示されている。基本的な動作は第１の実施
例と同等である．第１の実施例と異なる点は、高電圧入
力用の端子をＩＮ１―０とＩＮ１―１の２つとし、高電
圧検出回路ＨＶ１―１及びＨＶ１―２の両出力をオア回
路ＯＲ１―１を介してパルス発生回路ＯＰ１―１に入力
せしめている点である。これにより、端子ＩＮ１―０と
ＩＮ１―１のどちらに高電圧を入力してもテストモード
に設定することができるのである。この第２の実施例の
回路を用いることにより、テストモードに入った時に使
用できる入力端子のバリエーションを増やすことができ
る。
【００３０】なお、上述した第１及び第２の実施例で
は、入力端子が６本の場合について説明したが、本発明
はこの場合に限定されない。すなわち、２以上の入力端
子のうちの特定の端子（図１ではＩＮ１―０、図２では
ＩＮ１―０又はＩＮ１―１）に対しテストモードに切換
えるためのモード切換指令（上述の実施例では高電圧）
の入力開始時から所定期間内に他の入力ピン（図１では
ＩＮ１―１〜ＩＮ１―４、図２ではＩＮ１―２〜ＩＮ１
―５）に入力された情報を、その指令の入力されている
間ラッチ回路で保持しているのである。特に、第２の実
施例では、入力端子ＩＮ１―０及びＩＮ１―１のいずれ
かにモード切換指令が入力された時から保持しているの
である。
は、入力端子が６本の場合について説明したが、本発明
はこの場合に限定されない。すなわち、２以上の入力端
子のうちの特定の端子（図１ではＩＮ１―０、図２では
ＩＮ１―０又はＩＮ１―１）に対しテストモードに切換
えるためのモード切換指令（上述の実施例では高電圧）
の入力開始時から所定期間内に他の入力ピン（図１では
ＩＮ１―１〜ＩＮ１―４、図２ではＩＮ１―２〜ＩＮ１
―５）に入力された情報を、その指令の入力されている
間ラッチ回路で保持しているのである。特に、第２の実
施例では、入力端子ＩＮ１―０及びＩＮ１―１のいずれ
かにモード切換指令が入力された時から保持しているの
である。
【００３１】また、ナンド回路の対によるラッチ回路で
設定情報を保持しているので、その設定情報を入力し続
ける必要はなく、テストモードにおいて個々の入力端子
への入力信号を変化させるようなテストを行うこともで
きるのである。
設定情報を保持しているので、その設定情報を入力し続
ける必要はなく、テストモードにおいて個々の入力端子
への入力信号を変化させるようなテストを行うこともで
きるのである。
【００３２】さらに、以上はテストモードを設定する場
合について説明したが、それに限らず半導体装置の各種
動作モードを切換える場合について本発明が広く適用で
きることは明白である。
合について説明したが、それに限らず半導体装置の各種
動作モードを切換える場合について本発明が広く適用で
きることは明白である。
【００３３】
【発明の効果】以上説明したように本発明は、動作モー
ド切換指令の入力開始時から所定期間内に入力されたモ
ード設定情報を、その指令が入力されている間保持する
ことにより、個々の入力端子への入力信号を変化させて
行うようなテストを行うことができ、また電源ノイズ等
の影響を受けないという効果がある。
ド切換指令の入力開始時から所定期間内に入力されたモ
ード設定情報を、その指令が入力されている間保持する
ことにより、個々の入力端子への入力信号を変化させて
行うようなテストを行うことができ、また電源ノイズ等
の影響を受けないという効果がある。
【図１】本発明の第１の実施例による半導体装置の構成
を示す回路図である。
を示す回路図である。
【図２】本発明の第２の実施例による半導体装置の構成
を示す回路図である。
を示す回路図である。
【図３】第１の従来例の半導体装置の構成を示す回路図
である。
である。
【図４】第２の従来例の半導体装置の構成を示す回路図
である。
である。
【図５】図５中のラッチ回路の内部構成例を示す回路図
である。
である。
ＨＶ１―１、ＨＶ１―２ 高電圧検出回路 ＩＮ１―０〜ＩＮ１―４ 入力端子 ＩＢ１―０〜ＩＢ１―４ 入力バッファ ＮＡ１―１〜ＮＡ１―１２ ナンド回路 ＯＰ１―１ パルス発生回路 ＯＲ１―１ オア回路
Claims (4)
- 【請求項１】 Ｎ個（Ｎは２以上の整数）の端子を有す
る半導体装置であって、動作モードを切換えるためのモ
ード切換指令が前記Ｎ個の端子のうちの特定の端子に入
力された時から所定期間内に他の端子に入力されたモー
ド設定情報を、該指令が入力されている間保持する保持
手段を有することを特徴とする半導体装置。 - 【請求項２】 前記保持手段は、前記モード切換指令が
入力された時から一定期間だけパルスを送出するワンシ
ョット回路と、このパルスの送出期間に前記他の端子に
入力されたテストモード設定情報を保持する保持回路と
を有し、前記保持回路に保持された情報及び前記Ｎ個の
端子に入力されるデータに応じてテストを行うようにし
たことを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記ワンショット回路は、前記特定の端
子に前記モード切換指令が入力されたことを検出する検
出回路と、この検出結果に応答して一定期間だけパルス
を送出するパルス送出回路とを有することを特徴とする
請求項２記載の半導体装置。 - 【請求項４】 前記ワンショット回路は、前記Ｎ個の端
子のうちのＭ個（Ｍは２以上の整数、かつＭ＜Ｎ）の端
子のいずれかに前記モード切換指令が入力されたことを
検出する検出回路と、この検出結果に応答して一定期間
だけパルスを送出するパルス送出回路とを有することを
特徴とする請求項２記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5259152A JP2639319B2 (ja) | 1993-09-22 | 1993-09-22 | 半導体装置 |
| US08/309,473 US5528162A (en) | 1993-09-22 | 1994-09-22 | Semiconductor device having a test mode setting circuit |
| US08/593,415 US5757202A (en) | 1993-09-22 | 1996-01-29 | Semiconductor device having a test mode setting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5259152A JP2639319B2 (ja) | 1993-09-22 | 1993-09-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0792243A JPH0792243A (ja) | 1995-04-07 |
| JP2639319B2 true JP2639319B2 (ja) | 1997-08-13 |
Family
ID=17330065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5259152A Expired - Fee Related JP2639319B2 (ja) | 1993-09-22 | 1993-09-22 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5528162A (ja) |
| JP (1) | JP2639319B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3753190B2 (ja) * | 1995-04-26 | 2006-03-08 | 三菱電機株式会社 | 半導体装置 |
| US6038400A (en) * | 1995-09-27 | 2000-03-14 | Linear Technology Corporation | Self-configuring interface circuitry, including circuitry for identifying a protocol used to send signals to the interface circuitry, and circuitry for receiving the signals using the identified protocol |
| US5604751A (en) * | 1995-11-09 | 1997-02-18 | Teradyne, Inc. | Time linearity measurement using a frequency locked, dual sequencer automatic test system |
| US5796260A (en) * | 1996-03-12 | 1998-08-18 | Honeywell Inc. | Parametric test circuit |
| US5787096A (en) * | 1996-04-23 | 1998-07-28 | Micron Technology, Inc. | Circuit and method for testing an integrated circuit |
| US5727001A (en) * | 1996-08-14 | 1998-03-10 | Micron Technology, Inc. | Circuit and method for testing an integrated circuit |
| US5754559A (en) * | 1996-08-26 | 1998-05-19 | Micron Technology, Inc. | Method and apparatus for testing integrated circuits |
| KR100207511B1 (ko) * | 1996-10-18 | 1999-07-15 | 윤종용 | 다수개의 테스트 모드 설정 방법 및 그에 따른 장치 |
| JP4036554B2 (ja) * | 1999-01-13 | 2008-01-23 | 富士通株式会社 | 半導体装置およびその試験方法、および半導体集積回路 |
| KR100286101B1 (ko) * | 1999-04-17 | 2001-03-15 | 윤종용 | 반도체 장치의 신호 발생회로 |
| JP2001014897A (ja) * | 1999-06-28 | 2001-01-19 | Mitsubishi Electric Corp | 半導体装置 |
| US7321825B2 (en) * | 2003-10-24 | 2008-01-22 | Ford Global Technologies, Llc | Method and apparatus for determining vehicle operating conditions and providing a warning or intervention in response to the conditions |
| JP4660115B2 (ja) * | 2004-05-19 | 2011-03-30 | パナソニック株式会社 | テストモード設定回路 |
| US20090144167A1 (en) * | 2005-02-10 | 2009-06-04 | Pablo Calamera | System and method for managing data and voice connectivity for wireless devices |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61292755A (ja) * | 1985-06-20 | 1986-12-23 | Fujitsu Ltd | 半導体集積回路 |
| JPS62121374A (ja) * | 1985-11-20 | 1987-06-02 | Ricoh Co Ltd | テストモ−ド起動回路 |
| JPH081760B2 (ja) * | 1987-11-17 | 1996-01-10 | 三菱電機株式会社 | 半導体記憶装置 |
| KR910006241B1 (ko) * | 1988-12-14 | 1991-08-17 | 삼성전자 주식회사 | 복수 테스트모드 선택회로 |
| US5077738A (en) * | 1988-12-30 | 1991-12-31 | Intel Corporation | Test mode enable scheme for memory |
| JPH02206087A (ja) * | 1989-02-03 | 1990-08-15 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH0346188A (ja) * | 1989-07-13 | 1991-02-27 | Mitsubishi Electric Corp | 半導体記憶回路 |
| US5161159A (en) * | 1990-08-17 | 1992-11-03 | Sgs-Thomson Microelectronics, Inc. | Semiconductor memory with multiple clocking for test mode entry |
| US5299203A (en) * | 1990-08-17 | 1994-03-29 | Sgs-Thomson Microelectronics, Inc. | Semiconductor memory with a flag for indicating test mode |
| JP2535670B2 (ja) * | 1991-01-28 | 1996-09-18 | 株式会社東芝 | 双方向入出力端子用バウンダリスキャンセル |
| JPH0612878A (ja) * | 1992-06-25 | 1994-01-21 | Mitsubishi Electric Corp | 半導体メモリ装置 |
-
1993
- 1993-09-22 JP JP5259152A patent/JP2639319B2/ja not_active Expired - Fee Related
-
1994
- 1994-09-22 US US08/309,473 patent/US5528162A/en not_active Expired - Fee Related
-
1996
- 1996-01-29 US US08/593,415 patent/US5757202A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5528162A (en) | 1996-06-18 |
| JPH0792243A (ja) | 1995-04-07 |
| US5757202A (en) | 1998-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2639319B2 (ja) | 半導体装置 | |
| US4894557A (en) | Asyncronous edge-triggered RS flip-flop circuit | |
| JP3800478B2 (ja) | 半導体メモリ装置における出力制御信号発生方法と出力バッファ制御回路、及びその半導体メモリ装置 | |
| US5732199A (en) | Control method and device of scanner with built-in plug-and-play printer port | |
| EP0298747A2 (en) | Register | |
| JP2600597B2 (ja) | 情報伝播用ダイナミック回路 | |
| JPS638612B2 (ja) | ||
| KR100207482B1 (ko) | 스마트카드의 패리티검출장치 | |
| JPH0738399A (ja) | 双方向バッファ回路 | |
| KR0139968B1 (ko) | 이중화시스템의 이중화상태 결정회로 | |
| KR100468677B1 (ko) | 리셋 신호 인터페이스 장치 및 방법 | |
| JPH11166959A (ja) | スキャンパス回路 | |
| KR970007157Y1 (ko) | 시스템버스와 다수 병렬포트 사이의 인터페이스 장치 | |
| JP3429844B2 (ja) | モード切り替えインタフェース回路 | |
| KR100483423B1 (ko) | 버스테스트장치 | |
| JPH05291932A (ja) | 電子回路 | |
| JPH0736549B2 (ja) | 入力信号切替制御装置 | |
| JPH01194014A (ja) | クロック切換装置 | |
| JP3346318B2 (ja) | パッケージ切替回路 | |
| JP2663487B2 (ja) | デジタル通信装置 | |
| JPH04130818A (ja) | 入力回路 | |
| JPH0964716A (ja) | インターフェース回路 | |
| JPH05243954A (ja) | 信号レベルの変換機能を備えた集積回路 | |
| JPH03136119A (ja) | データ伝送方式 | |
| JPH03100713A (ja) | 入出力共用化システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |