JPH01194014A - クロック切換装置 - Google Patents
クロック切換装置Info
- Publication number
- JPH01194014A JPH01194014A JP63017366A JP1736688A JPH01194014A JP H01194014 A JPH01194014 A JP H01194014A JP 63017366 A JP63017366 A JP 63017366A JP 1736688 A JP1736688 A JP 1736688A JP H01194014 A JPH01194014 A JP H01194014A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- level
- signal
- output
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 10
- 230000002159 abnormal effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、マイクロコンピュータ等に適用すると好適
なりロック切換装置に関する。
なりロック切換装置に関する。
（従来の技術）
クロックにより動作するマイクロコンピュータ等のＬＳ
Ｉのうち、特にＣＭＯＳタイプのＬＳＩはクロックの゛
周波数を低くすると消費電力を低減することが可能であ
ることが知られている。そこで、高速動作が必要なとき
だけ周波数の高いクロックを用い、その他のときには周
波数の低いクロックを用いるように、クロックの切換え
が行われる。
Ｉのうち、特にＣＭＯＳタイプのＬＳＩはクロックの゛
周波数を低くすると消費電力を低減することが可能であ
ることが知られている。そこで、高速動作が必要なとき
だけ周波数の高いクロックを用い、その他のときには周
波数の低いクロックを用いるように、クロックの切換え
が行われる。
ところが従来のクロック切換装置は、直接的に２つのク
ロックを切換えていたために、切換えのタイミングによ
っては幅の狭いグリッチが発生することになった。そし
て、このグリッチによりＬＳＩの動作が不安定となった
り、ＬＳＩ化されたマイクロコンピュータが暴走するこ
とがあるという問題点を生じた。
ロックを切換えていたために、切換えのタイミングによ
っては幅の狭いグリッチが発生することになった。そし
て、このグリッチによりＬＳＩの動作が不安定となった
り、ＬＳＩ化されたマイクロコンピュータが暴走するこ
とがあるという問題点を生じた。
（発明が解決しようとする課題）
上記のように、従来のクロック切換装置では、２つのク
ロックを直接的に切換えているため、グリッチが生じ、
かかるクロック切換装置により切換えたクロックをＣＭ
ＯＳタイプのＬＳＩに加えると、動作が不安定となった
り異常動作が生じるという問題点が生じた。
ロックを直接的に切換えているため、グリッチが生じ、
かかるクロック切換装置により切換えたクロックをＣＭ
ＯＳタイプのＬＳＩに加えると、動作が不安定となった
り異常動作が生じるという問題点が生じた。
本発明はこのような従来のクロック切換装置の欠点に鑑
みなされたもので、その目的は、グリッチが生じる心配
がなく、ＣＭＯＳタイプのＬＳＩに適用した場合でも動
作が不安定となったり異常動作が生じることのないクロ
ック切換装置を提供することである。
みなされたもので、その目的は、グリッチが生じる心配
がなく、ＣＭＯＳタイプのＬＳＩに適用した場合でも動
作が不安定となったり異常動作が生じることのないクロ
ック切換装置を提供することである。
［発明の構成コ
（課題を解決するための手段）
本発明ではクロックの切換えを指示する切換指示信号を
出力する切換指示信号出力部と、複数のクロックから１
つのクロックを選択して出力する選択部と、この選択部
により選択されているクロックのＨ（又はＬ）レベルを
検出する第１のレベル検出部と、前記選択部により次に
選択されるクロックのＨ（又はＬ）レベルを検出する第
２のレベル検出部と、前記切換指示信号出力部から切換
指示信号が出力されると、前記第１のレベル検出部がＨ
（又はＬ）レベルを検出したときからＨ（又はＬ）レベ
ルの信号を出力とすると共にその後、前記第２のレベル
検出部がＨ（又はし）レベルを検出すると前記選択部を
制御して次のクロックを選択するように切換えを行わせ
、これ以侵はこの選択部により選択されたクロックを出
力とする制御部とを興備させてクロック切換装置を構成
した。
出力する切換指示信号出力部と、複数のクロックから１
つのクロックを選択して出力する選択部と、この選択部
により選択されているクロックのＨ（又はＬ）レベルを
検出する第１のレベル検出部と、前記選択部により次に
選択されるクロックのＨ（又はＬ）レベルを検出する第
２のレベル検出部と、前記切換指示信号出力部から切換
指示信号が出力されると、前記第１のレベル検出部がＨ
（又はＬ）レベルを検出したときからＨ（又はＬ）レベ
ルの信号を出力とすると共にその後、前記第２のレベル
検出部がＨ（又はし）レベルを検出すると前記選択部を
制御して次のクロックを選択するように切換えを行わせ
、これ以侵はこの選択部により選択されたクロックを出
力とする制御部とを興備させてクロック切換装置を構成
した。
（作用）
上記構成によると、現在出力されているクロックのＨ（
又はＬ）レベルの時点を捉えてＨ（又はＬ）レベルの信
号を出力して次に選択されるクロックのＨ（又はＬ）レ
ベルの時点まで、つなぎを行い、その後選択されるべき
クロックに切換えられ、切換えの時点では同一レベルの
信号が出力されることになり、グリッチが生じることは
ない。
又はＬ）レベルの時点を捉えてＨ（又はＬ）レベルの信
号を出力して次に選択されるクロックのＨ（又はＬ）レ
ベルの時点まで、つなぎを行い、その後選択されるべき
クロックに切換えられ、切換えの時点では同一レベルの
信号が出力されることになり、グリッチが生じることは
ない。
（実施例）
以下、図面を参照して本発明の一実施例を説明する。第
１図は本発明の一実施例のブロック図である。この実施
例では、４つのクロックＣＫＡ〜ＣＫＤから１つのクロ
ックを選択して出力にとして送出する。４つのクロック
ＣＫＡ−ＣＫＤはセレクタ１，２に与えられる。セレク
タ１の出力Ｅはオアゲート３及びラッチ回路５のクロッ
ク端子ＧＫに与えられる。セレクタ２の出力Ｆはラッチ
回路６のクロック端子ＣＫに与えられる。４はクロック
の切換えを指示するためのスイッチを示し、２本の信号
線より１対のＨとＬとのレベルによる信号をラッチ回路
５のデータ端子へ、ＤＢへ与える。ラッチ回路５の出力
端子ＱＡ、Ｑ、から出力された出力信号Ｑ１はラッチ回
路６のデータ端子ＤＡ、Ｄ、に与えられるとともに、セ
レクタ２に与えられセレクタ２が４つのクロックから１
つのクロックを選択する場合の制御信号とされ、更に、
コンパレータ７にも与えられる。ラッチ回路６の出力端
子ＱＡ、Ｑ８から出力される出力信号Ｑ２はセレクタ１
に与えられセレクタ１が４つのクロックから１つのクロ
ックを選択する場合の制御信号とされるとともに、コン
パレータ７に与えられる。コンパレータ７は、ラッチ回
路５，６から出力された出力部＠Ｑ１．Ｑ２を比較し、
−致するとＨレベル不一致となるとＬレベルの信号を夫
々信号線７１へ出力する。信号！＠７１に出力された信
号はインバータ８により反転され信号Ｊとされてオアゲ
ート３へ与えられる。
１図は本発明の一実施例のブロック図である。この実施
例では、４つのクロックＣＫＡ〜ＣＫＤから１つのクロ
ックを選択して出力にとして送出する。４つのクロック
ＣＫＡ−ＣＫＤはセレクタ１，２に与えられる。セレク
タ１の出力Ｅはオアゲート３及びラッチ回路５のクロッ
ク端子ＧＫに与えられる。セレクタ２の出力Ｆはラッチ
回路６のクロック端子ＣＫに与えられる。４はクロック
の切換えを指示するためのスイッチを示し、２本の信号
線より１対のＨとＬとのレベルによる信号をラッチ回路
５のデータ端子へ、ＤＢへ与える。ラッチ回路５の出力
端子ＱＡ、Ｑ、から出力された出力信号Ｑ１はラッチ回
路６のデータ端子ＤＡ、Ｄ、に与えられるとともに、セ
レクタ２に与えられセレクタ２が４つのクロックから１
つのクロックを選択する場合の制御信号とされ、更に、
コンパレータ７にも与えられる。ラッチ回路６の出力端
子ＱＡ、Ｑ８から出力される出力信号Ｑ２はセレクタ１
に与えられセレクタ１が４つのクロックから１つのクロ
ックを選択する場合の制御信号とされるとともに、コン
パレータ７に与えられる。コンパレータ７は、ラッチ回
路５，６から出力された出力部＠Ｑ１．Ｑ２を比較し、
−致するとＨレベル不一致となるとＬレベルの信号を夫
々信号線７１へ出力する。信号！＠７１に出力された信
号はインバータ８により反転され信号Ｊとされてオアゲ
ート３へ与えられる。
上記において、セレクタ１は選択部を構成し、スイッチ
４は切換指示信号出力部を構成し、ラッチ回路５は第１
のレベル検出部を構成し、セレクタ２とラッチ回路６は
第２のレベル検出部を構成し、コンパレータ７とインバ
ータ８とオアゲート３とは制御部を構成する。
４は切換指示信号出力部を構成し、ラッチ回路５は第１
のレベル検出部を構成し、セレクタ２とラッチ回路６は
第２のレベル検出部を構成し、コンパレータ７とインバ
ータ８とオアゲート３とは制御部を構成する。
このように構成されたクロック切換装置の動作を第２図
のタイミングチャートを参照して説明するが、ここでは
、クロックＣＫＡからクロックＣＫＢへの切換えを取上
げ、クロックＣＫＣ，ＣＫＤについては説明を省略する
。
のタイミングチャートを参照して説明するが、ここでは
、クロックＣＫＡからクロックＣＫＢへの切換えを取上
げ、クロックＣＫＣ，ＣＫＤについては説明を省略する
。
当初において、セレクタ１によりクロックＣＫＡ（第２
図Ａ）とクロックＣＫＢ （第２図Ｂ）とのうちクロッ
クＣＫＡが選択されオアゲート３の出力信号Ｅは第２図
Ｋに示すようにクロックＣＫＡと同じ信号となっている
。スイッチ４が制御されて、時刻ｔ２１にクロックＣＫ
Ｂを選択する信号が出力されると、このクロックＣＫＢ
を選択する信号は、時刻ｔ２２でクロックＣＫＡが立上
ったときセレクタ１の出力信号Ｅが立上り、この信号Ｅ
がクロック端子ＧＫに与えられているラッチ回路５に保
持される。これにより、ラッチ回路５からはクロックＣ
ＫＢを選択する信号Ｑ１が出力され、セレクタ２はこれ
を受けてクロックＣＫＢを出力信号Ｆとして送出する。
図Ａ）とクロックＣＫＢ （第２図Ｂ）とのうちクロッ
クＣＫＡが選択されオアゲート３の出力信号Ｅは第２図
Ｋに示すようにクロックＣＫＡと同じ信号となっている
。スイッチ４が制御されて、時刻ｔ２１にクロックＣＫ
Ｂを選択する信号が出力されると、このクロックＣＫＢ
を選択する信号は、時刻ｔ２２でクロックＣＫＡが立上
ったときセレクタ１の出力信号Ｅが立上り、この信号Ｅ
がクロック端子ＧＫに与えられているラッチ回路５に保
持される。これにより、ラッチ回路５からはクロックＣ
ＫＢを選択する信号Ｑ１が出力され、セレクタ２はこれ
を受けてクロックＣＫＢを出力信号Ｆとして送出する。
一方、時刻ｔ２２では、ラッチ回路５からはクロックＣ
ＫＢを選択する信号Ｑ１が出力され、ラッチ回路６から
はクロックＣＫＡを選択する信号Ｑ２が出力されるため
、コンパレータ７は２つの入力信号が不一致でおること
から出力信号Ｏ武から信号線７１を介してＬレベルの信
号を出力する。このＬレベルの信号はインバータ８で反
転され、Ｈレベルの信号Ｊ（第２図Ｊ）となってオアゲ
ート３へ到る。この結果、オアゲート３の出力信号には
、セレクタ１の出力信号ＥがクロックＣＫＡにもかかわ
らず、Ｈレベルとなる。次に、時刻で２３のときに、ク
ロックＣＫＢが立上り、セレクタ２の出力信号Ｆがクロ
ックＣＫＢであることからラッチ回路６にクロックＣＫ
Ｂを選択する信号が保持される。このため、コンパレー
タ７の２つの入力信号が一致し、コンパレータ７からは
Ｈレベルの信号が出力されるようになる。従って、信号
ＪはＬレベルとなる。一方、ラッチ回路６からクロック
ＣＫＢを選択する信号Ｑ２が出力されるようになった結
果、セレクタ１はクロックＣＫＢを選択するようになり
、このときクロックＣＫＢｔｆｉＨレベルであるから信
号Ｅは相変らずＨレベルとなっている。以後、オアゲー
ト３からはセレクタ１が選択したクロックＣＫＢが出力
信号にとして出力される。このように、本実施例によれ
ば、クロックの切換えが指示された場合、現在選択され
ているクロックのＨレベルから次に選択されるクロック
の立上りまで、Ｈレベルの信号がコンパレータ７とイン
バータ８とによって出力され、グリッチの発生が防止さ
れる。
ＫＢを選択する信号Ｑ１が出力され、ラッチ回路６から
はクロックＣＫＡを選択する信号Ｑ２が出力されるため
、コンパレータ７は２つの入力信号が不一致でおること
から出力信号Ｏ武から信号線７１を介してＬレベルの信
号を出力する。このＬレベルの信号はインバータ８で反
転され、Ｈレベルの信号Ｊ（第２図Ｊ）となってオアゲ
ート３へ到る。この結果、オアゲート３の出力信号には
、セレクタ１の出力信号ＥがクロックＣＫＡにもかかわ
らず、Ｈレベルとなる。次に、時刻で２３のときに、ク
ロックＣＫＢが立上り、セレクタ２の出力信号Ｆがクロ
ックＣＫＢであることからラッチ回路６にクロックＣＫ
Ｂを選択する信号が保持される。このため、コンパレー
タ７の２つの入力信号が一致し、コンパレータ７からは
Ｈレベルの信号が出力されるようになる。従って、信号
ＪはＬレベルとなる。一方、ラッチ回路６からクロック
ＣＫＢを選択する信号Ｑ２が出力されるようになった結
果、セレクタ１はクロックＣＫＢを選択するようになり
、このときクロックＣＫＢｔｆｉＨレベルであるから信
号Ｅは相変らずＨレベルとなっている。以後、オアゲー
ト３からはセレクタ１が選択したクロックＣＫＢが出力
信号にとして出力される。このように、本実施例によれ
ば、クロックの切換えが指示された場合、現在選択され
ているクロックのＨレベルから次に選択されるクロック
の立上りまで、Ｈレベルの信号がコンパレータ７とイン
バータ８とによって出力され、グリッチの発生が防止さ
れる。
第３図には本発明の他の実施例のブロック図が示されて
いる。同図において、第１図と同一の構成要素には同一
の番号を付し、その説明を省略する。この実施例では、
フリップフロップ（以下、Ｆ／Ｆという。）９とアンド
ゲート１０とによってラッチ回路６のクロック端子ＧＫ
へ与える信号Ｇを作り、ラッチ回路５の出力信号Ｑ１が
ラッチ回路６へ取込まれるまでに要する時間を短縮し、
これによって、第１図の実施例よりＨレベルの期間を短
くし得るようにしている。具体的には、セレクタ２の出
力信号Ｆはアンドゲート１０の入力端子へ与えられる。
いる。同図において、第１図と同一の構成要素には同一
の番号を付し、その説明を省略する。この実施例では、
フリップフロップ（以下、Ｆ／Ｆという。）９とアンド
ゲート１０とによってラッチ回路６のクロック端子ＧＫ
へ与える信号Ｇを作り、ラッチ回路５の出力信号Ｑ１が
ラッチ回路６へ取込まれるまでに要する時間を短縮し、
これによって、第１図の実施例よりＨレベルの期間を短
くし得るようにしている。具体的には、セレクタ２の出
力信号Ｆはアンドゲート１０の入力端子へ与えられる。
また、セレクタ１の出力信号ＥはＦ／Ｆ９のクロック端
子ＣＫへ与えられ、インバータ８の出力信号ＪはＦ／Ｆ
９のクリヤ端子ＣＬに与えられる。Ｆ／Ｆ９のデータ端
子りには電圧Ｖｃｃが与えられ、Ｆ／Ｆ９の出力端子Ｑ
の出力信号はアンドゲート１０の入力端子へ与えられる
。
子ＣＫへ与えられ、インバータ８の出力信号ＪはＦ／Ｆ
９のクリヤ端子ＣＬに与えられる。Ｆ／Ｆ９のデータ端
子りには電圧Ｖｃｃが与えられ、Ｆ／Ｆ９の出力端子Ｑ
の出力信号はアンドゲート１０の入力端子へ与えられる
。
このように構成されたクロック切換装置において、当初
クロックＣＫＡが選択されており、第２図にあける時刻
ｔ２１と同じタイミングの時刻ｔ４１でスイッチ４が操
作され、クロックＣＫＢの選択が指示されたとする。す
ると、第２図の時刻ｔ２２と同じタイミングの時刻で４
２でラッチ回路５ヘクロツクＣＫＢの選択を指示する信
号が保持され、コンパレータ７からＬレベルの信号が出
力されインバータ８で反転されてオアゲート３からの出
力信号ＥがＨレベルに固定される。また、セレクタ２の
出力信号はクロックＣＫＢとされ、アンドゲート１０の
一方の入力端子へＨレベルの信号が与えられる。次に、
時刻ｔ４３でクロックＣＫＡが立上ってセレクタ１の出
力信号ＥとしてＦ／Ｆ９のクロック端子ＧＫへ到ると、
Ｆ／Ｆ９は、データ端子りにＶＣＣが与えられているこ
とによりセット状態となり、出力信号Ｑ９がＨレベルと
なりアンドゲート１０へ与えられる結果、アンドゲート
１０の出力信号ＧがＨレベルとなる。従って、ラッチ回
路６にはクロックＣＫＢの選択を指示する信号が保持さ
れ、これがセレクタ１に与えられるとともに、コンパレ
ータ７に与えられる。この結果、セレクタ１からはクロ
ックＣＫＢ （この時刻ｔ４３ではＨレベル）が出力さ
れるとともに、インバータ８により反転された信号はＬ
レベルとなり、以後セレクタ１が選択したクロックＣＫ
Ｂがオアゲート３を介して出力信号Ｅとして出力される
ようになる。
クロックＣＫＡが選択されており、第２図にあける時刻
ｔ２１と同じタイミングの時刻ｔ４１でスイッチ４が操
作され、クロックＣＫＢの選択が指示されたとする。す
ると、第２図の時刻ｔ２２と同じタイミングの時刻で４
２でラッチ回路５ヘクロツクＣＫＢの選択を指示する信
号が保持され、コンパレータ７からＬレベルの信号が出
力されインバータ８で反転されてオアゲート３からの出
力信号ＥがＨレベルに固定される。また、セレクタ２の
出力信号はクロックＣＫＢとされ、アンドゲート１０の
一方の入力端子へＨレベルの信号が与えられる。次に、
時刻ｔ４３でクロックＣＫＡが立上ってセレクタ１の出
力信号ＥとしてＦ／Ｆ９のクロック端子ＧＫへ到ると、
Ｆ／Ｆ９は、データ端子りにＶＣＣが与えられているこ
とによりセット状態となり、出力信号Ｑ９がＨレベルと
なりアンドゲート１０へ与えられる結果、アンドゲート
１０の出力信号ＧがＨレベルとなる。従って、ラッチ回
路６にはクロックＣＫＢの選択を指示する信号が保持さ
れ、これがセレクタ１に与えられるとともに、コンパレ
ータ７に与えられる。この結果、セレクタ１からはクロ
ックＣＫＢ （この時刻ｔ４３ではＨレベル）が出力さ
れるとともに、インバータ８により反転された信号はＬ
レベルとなり、以後セレクタ１が選択したクロックＣＫ
Ｂがオアゲート３を介して出力信号Ｅとして出力される
ようになる。
このように、早くクロックＣＫＢへ切換えを行うことが
でき、グリッチが生じないものである。
でき、グリッチが生じないものである。
［発明の効果コ
以上説明したように本発明によれば、現在出力されてい
るクロックのＨレベル（又はＬレベル）の時点を捉えて
Ｈ（又はＬ）レベルの信号を出力して次に選択されるク
ロックのＨ（又はＬ）レベルの時点まで、つなぎを行い
、その後選択されるべきクロックに切換えを行い、切換
えの時点では同一レベルの信号が出力されるようにする
ので、グリッチが生じることなく、０ＭＯ３のＬＳＩの
クロックを切換える場合に用いると好適である。
るクロックのＨレベル（又はＬレベル）の時点を捉えて
Ｈ（又はＬ）レベルの信号を出力して次に選択されるク
ロックのＨ（又はＬ）レベルの時点まで、つなぎを行い
、その後選択されるべきクロックに切換えを行い、切換
えの時点では同一レベルの信号が出力されるようにする
ので、グリッチが生じることなく、０ＭＯ３のＬＳＩの
クロックを切換える場合に用いると好適である。
第１図は本発明の一実施例のブロック図、第２図は第１
図に示した一実施例の動作を説明するタイムチャート、
第３図は本発明の他の実施例のブロック図、第４図は第
３図に示した一実施例の動作を説明するタイムチャート
である。 １．２・・・セレクタ ４・・・スイッチ ５．６・・・ラッチ回路 ７・・・コンパレータ ９・・・Ｆ／Ｆ （フリップフロップ）代理人 弁理士
則 近 憲 佑 同 山王 − ＜ ａ：１ＬＩ Ｌ −１’＜ くωＬＩ Ｌ （、Ｄ ｗ ’１
図に示した一実施例の動作を説明するタイムチャート、
第３図は本発明の他の実施例のブロック図、第４図は第
３図に示した一実施例の動作を説明するタイムチャート
である。 １．２・・・セレクタ ４・・・スイッチ ５．６・・・ラッチ回路 ７・・・コンパレータ ９・・・Ｆ／Ｆ （フリップフロップ）代理人 弁理士
則 近 憲 佑 同 山王 − ＜ ａ：１ＬＩ Ｌ −１’＜ くωＬＩ Ｌ （、Ｄ ｗ ’１
Claims (1)
- クロックの切換えを指示する切換指示信号を出力する
切換指示信号出力部と、複数のクロックから１つのクロ
ックを選択して出力する選択部と、この選択部により選
択されているクロックのＨ（又はＬ）レベルを検出する
第１のレベル検出部と、前記選択部により次に選択され
るクロックのＨ（又はＬ）レベルを検出する第２のレベ
ル検出部と、前記切換指示信号出力部から切換指示信号
が出力されると前記第１のレベル検出部がＨ（又はＬ）
レベルを検出したときからＨ（又はＬ）レベルの信号を
出力とすると共にその後前記第２のレベル検出部がＨ（
又はＬ）レベルを検出すると前記選択部を制御して次の
クロックを選択するように切換えを行わせこれ以後はこ
の選択部により選択されたクロックを出力とする制御部
とを具備することを特徴とするクロック切換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63017366A JPH01194014A (ja) | 1988-01-29 | 1988-01-29 | クロック切換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63017366A JPH01194014A (ja) | 1988-01-29 | 1988-01-29 | クロック切換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01194014A true JPH01194014A (ja) | 1989-08-04 |
Family
ID=11942029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63017366A Pending JPH01194014A (ja) | 1988-01-29 | 1988-01-29 | クロック切換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01194014A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0398187A (ja) * | 1989-09-11 | 1991-04-23 | Toppan Printing Co Ltd | Ｉｃカード用リーダライタ |
| EP0911971A1 (en) * | 1997-10-21 | 1999-04-28 | Fujitsu Limited | Clock switching apparatus |
-
1988
- 1988-01-29 JP JP63017366A patent/JPH01194014A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0398187A (ja) * | 1989-09-11 | 1991-04-23 | Toppan Printing Co Ltd | Ｉｃカード用リーダライタ |
| EP0911971A1 (en) * | 1997-10-21 | 1999-04-28 | Fujitsu Limited | Clock switching apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0322618A2 (en) | Clock selection circuit | |
| JP3183260B2 (ja) | スキャンフリップフロップ回路 | |
| JP2001305180A (ja) | スキャンフリップフロップ回路及びこれを用いたスキャンテスト方法 | |
| TW437169B (en) | Reset circuit for flip-flop | |
| JPH01194014A (ja) | クロック切換装置 | |
| EP0773627A1 (en) | Flip-flop circuit | |
| JPH1194914A (ja) | スキャンパス制御回路 | |
| JP3429844B2 (ja) | モード切り替えインタフェース回路 | |
| JP2586712B2 (ja) | 非同期信号選択回路 | |
| JP2665070B2 (ja) | バス回路 | |
| JPH07321609A (ja) | ホールド機能付きｄ型フリップフロップ装置 | |
| JPH0998161A (ja) | クロック切替え回路 | |
| JP2669360B2 (ja) | クロック発生装置 | |
| JP3341421B2 (ja) | 計数回路 | |
| JP2710682B2 (ja) | クロック切替回路 | |
| JPS63282820A (ja) | クロック信号切換え方式 | |
| KR100468677B1 (ko) | 리셋 신호 인터페이스 장치 및 방법 | |
| JP2001186005A (ja) | 半導体装置 | |
| JPH01155281A (ja) | 論理テスト回路 | |
| JPH06324113A (ja) | 半導体集積回路 | |
| JPH0821592B2 (ja) | 集積回路 | |
| JPH08328687A (ja) | クロック切替回路 | |
| JP2591201B2 (ja) | 信号切替装置 | |
| JP2538074B2 (ja) | 論理集積回路 | |
| JPH03125207A (ja) | クロック切り替え装置 |