JP3429844B2 - モード切り替えインタフェース回路 - Google Patents
モード切り替えインタフェース回路Info
- Publication number
- JP3429844B2 JP3429844B2 JP08461294A JP8461294A JP3429844B2 JP 3429844 B2 JP3429844 B2 JP 3429844B2 JP 08461294 A JP08461294 A JP 08461294A JP 8461294 A JP8461294 A JP 8461294A JP 3429844 B2 JP3429844 B2 JP 3429844B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- flop
- flip
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、伝送装置におけるユニ
ットごとのパッケージ上のLSI間のインターフェース回
路に関する。 【０００２】 【従来の技術】伝送装置においては、データ伝送の同期
をとるために、パッケージ上のLSI間のインタフェース
には、データ伝送の開始を示すイネーブル信号等の状態
信号と、データ転送用のクロック信号とを使用してい
た。このとき、イネーブル信号がクロック信号に同期す
る同期モードを使用する場合と、イネーブル信号がクロ
ック信号に同期しない非同期モードを使用する場合とが
あった。 【０００３】また、汎用的なCPUの周辺LSIにおいても、
CPUと直結するためのシリアルインタフェースを有して
いた。一般的には、このインタフェースはデータ伝送の
同期をとるために、イネーブル信号とバーストクロック
を使用していた。 【０００４】しかしながら従来使用しているインタフェ
ース回路では、対応できるインタフェースのモードは同
期か非同期かのどちらかに限定されており、両モードに
対応することはできなかった。このため、パッケージ上
に同期モード、および非同期モードのLSIが混在してい
る場合には、それぞれのモードに対応するインターフェ
ース回路が必要となっていた。 【０００５】 【発明が解決しようとする課題】本発明は以上のような
問題点を解決するためになされたもので、同期モードと
非同期モードの両モードに対応することのできるインタ
ーフェース回路を提供することを目的とする。 【０００６】 【課題を解決するための手段】本発明では、第１のR-S
フリップフロップと第１のDフリップフロップからな
り、トリガ信号を入力にもち、クロックが供給される同
期回路と、前記同期回路の出力と前記トリガ信号とを入
力にもち、第２のDフリップフロップの出力が供給され
る選択手段と、データ転送の終了を知らせる第１の転送
終了信号および前記選択手段の出力を入力にもつ第２の
R-Sフリップフロップとを有し、前記第２のDフリップフ
ロップは前記第２のR-Sフリップフロップの出力および
前記クロックを入力にもつことを特徴とする。 【０００７】 【０００８】 【作用】同期回路において、クロックに非同期のトリガ
信号から、クロックに同期したトリガ信号が生成され
る。セレクタには、クロックに非同期のトリガ信号と、
クロックに同期したトリガ信号とが入力される。さら
に、セレクタにはインタフェース回路のモードに従っ
て、モード選択信号が供給される。インタフェース回路
のモードが同期モードのとき、セレクタからはクロック
に同期したトリガ信号が出力され、イネーブル信号を出
力するタイミングに使用される。インタフェース回路の
モードが非同期モードのとき、セレクタからはクロック
に非同期のトリガ信号が出力され、イネーブル信号を出
力するタイミングに使用される。 【０００９】 【実施例】図１は発明の第１の実施例を示すインタフェ
ース回路である。本発明のインタフェース回路は、R-S
フリップフロップ１、セレクタ２、および同期回路３よ
りなる。さらに同期回路３はR-Sフリップフロップ４とD
フリップフロップ５で構成されている。なお、同期回路
３は図１中に点線で囲んで示されている。 【００１０】ディスエーブル信号Hの入力は、R-Sフリッ
プフロップ１のR端子に接続される。イネーブルトリガ
信号Cの入力は、同期回路３内のR-Sフリップフロップ４
のS端子に接続されるとともに、セレクタ２の０端子に
接続される。R-Sフリップフロップ４の出力信号Dは、同
期回路３内のDフリップフロップ５のD端子に接続され
る。さらにDフリップフロップ５の出力信号Eは、セレク
タ２の１端子、およびR-Sフリップフロップ４のR端子に
接続される。 【００１１】同期用のクロック信号Aの入力は、Dフリッ
プフロップ５のC端子に接続される。さらに、モード選
択信号Bがセレクタ２に入力される。セレクタ２の出力
信号FはR-Sフリップフロップ１のS端子に接続される。R
-Sフリップフロップ１の反転出力にイネーブル信号Gが
得られる。 【００１２】図２は本発明の第１の実施例のタイミング
チャートである。図２を参照して第１の実施例の動作を
説明する。なお、このタイミングチャートでは、信号の
遅れは考慮していない。実際の回路動作では遅れが生
じ、各信号のタイミングにはずれが生じている。第２の
実施例以降も同様である。 【００１３】まず、イネーブルトリガ信号Cがインター
フェース回路に与えられる。イネーブルトリガ信号Cは
クロック信号Aに非同期の信号である。Hレベルのイネー
ブルトリガ信号CがR-Sフリップフロップ４のS端子に入
力されると、R-Sフリップフロップ４の出力信号DはHレ
ベルとなる。Hレベルの信号DがDフリップフロップ５のD
端子に入力されると、Dフリップフロップ５の出力信号E
は、次のクロック信号Aの立ち上がりでHレベルになる。
Hレベルの信号EがR-Sフリップフロップ４のR端子に入力
されると、R-Sフリップフロップ４の出力信号DはLレベ
ルとなる。Lレベルの信号DがDフリップフロップ５に入
力されるので、次のクロック信号Aの立ち上がりで、Dフ
リップフロップ５の出力信号EはLレベルになる。このよ
うに、信号EはクロックAに同期して出力される。つま
り、同期回路３にクロック信号Aに非同期のトリガ信号
を与えると、同期回路３の出力にはクロック信号Aに同
期したトリガ信号Eが得られることになる。 【００１４】セレクタ２の０端子の入力には、クロック
信号Aに非同期のイネーブルトリガ信号Cが与えられる。
セレクタ２の１端子の入力には、クロック信号Aに同期
したトリガ信号Eが与えられる。さらに、セレクタ２に
はモード選択信号Bが与えられる。このモード選択信号B
は、例えば、図示しないスイッチ等により、インタフェ
ース回路のモードに応じて、非同期モードの時にはLレ
ベルの信号が、同期モードの時はHレベルの信号が与え
られるものである。このセレクタ２の出力には、モード
選択信号BがLレベルのとき、０端子からの入力信号の波
形が現われ、モード選択信号BがHレベルのとき、１端子
からの入力信号の波形が現れる。 【００１５】図２のタイミングチャートにおいて、最初
はモード選択信号BがLレベルであるときを説明する。モ
ード選択信号BがLレベルであるので、セレクタ２の出力
信号Fには、０端子からの入力であるクロックAに非同期
のトリガ信号Cの波形が現れる。Hレベルの信号FがR-Sフ
リップフロップ１のS端子に入力されると、R-Sフリップ
フロップ１の反転出力であるイネーブル信号GはLレベル
になる。 【００１６】インタフェース回路では、一般的にイネー
ブル信号Gはローアクティブで使用されることが多いた
め、反転信号を出力している。イネーブル信号GがLレベ
ルのとき、このインタフェース回路はイネーブル状態で
ある。インタフェース回路がイネーブル状態であると
き、データ転送が可能な状態であり、データ転送が許可
され、クロックにしたがってデータが転送される。 【００１７】本発明の実施例では、８ビットのデータ転
送を行なっている。インタフェース回路がイネーブル状
態のときのクロックが転送に有効であるので、イネーブ
ル状態でのクロックを図示しないカウンタ等でカウント
する。このカウント値が所定の値に達すると、８ビット
のデータ転送が完了したとして、連動してディスエーブ
ル信号HにHレベルの信号が入力される。ディスエーブル
信号Hはデータ転送の終了を知らせる信号であり、デー
タ転送が行なわれる間はLレベルで、終了するときにHレ
ベルの信号が入力される。図２のタイミングチャートで
は、データの転送が終了し、R-Sフリップフロップ１のR
端子にHレベルのディスエーブル信号Hが入力されると、
R-Sフリップフロップ１の反転出力であるイネーブル信
号GはHレベルになり、このインタフェース回路はディス
エーブル状態となる。インタフェース回路がディスエー
ブル状態のときは、データの転送は行なわれない。 【００１８】次に、図２のタイミングチャートの後半に
示される、モード選択信号BがHレベルのときの動作を説
明する。モード選択信号BがHレベルなので、セレクタ２
の出力信号Fには、１端子からの入力であるクロックAに
同期したトリガ信号Eの波形が現れる。Hレベルの信号F
がR-Sフリップフロップ１のS端子に入力されると、R-S
フリップフロップ１の反転出力であるイネーブル信号G
はLレベルとなり、このインタフェース回路はイネーブ
ル状態となる。 【００１９】さらに、前述のように、インタフェース回
路がイネーブル状態のときのクロックを図示しないカウ
ンタ等でカウントし、データ転送が完了すると、ディス
エーブル信号HにHレベルの信号が入力される。Hレベル
の信号Hが、R-SフリップフロップのR端子に与えられる
と、イネーブル信号GはHレベルになり、このインタフェ
ース回路はディスエーブル状態になる。 【００２０】以上説明したように、第１の実施例のよう
にインターフェース回路にセレクタを設け、セレクタに
非同期のトリガ信号と同期のトリガ信号と、モード選択
信号とを供給することにより、インタフェース回路の同
期モードと非同期モードを選択でき、一つのインターフ
ェース回路で両モードに対応できる。 【００２１】図３は本発明の第２の実施例を示すインタ
ーフェース回路である。第２の実施例のインタフェース
回路は、R-Sフリップフロップ１１および１２、ANDゲー
ト１３および１４、セレクタ１５および同期回路１６か
らなる。さらに、同期回路１６はR-Sフリップフロップ
１７およびDフリップフロップ１８より構成される。 【００２２】アウトプット側ディスエーブル信号NはR-S
フリップフロップ１１のR端子に接続される。アウトプ
ット側イネーブル信号KはANDゲート１３に接続される。
インプット側ディスエーブル信号JはR-Sフリップフロッ
プ１２のR端子に接続される。インプット側イネーブル
信号GはANDゲート１４に接続される。なお、アウトプッ
ト側、インプット側の区別は、インタフェース回路での
入出力を示すものではない。インタフェース回路は各LS
I上に設けられているものであり、LSI間のデータの転送
はインタフェース回路を介して行なわれる。第２の実施
例ではLSI間の両方向のデータ転送に対応できるインタ
フェース回路を考えている。第２の実施例のインタフェ
ース回路を設けたLSIから、他のLSIにデータ転送される
際に使用するイネーブル信号を生成する側を、ここでは
便宜上アウトプット側と呼ぶ。また、他のLSIから第２
の実施例のインタフェース回路を設けたLSIにデータ転
送される際に使用するイネーブル信号を生成する側をイ
ンプット側と呼ぶ。 【００２３】イネーブルトリガ信号Cの入力は、同期回
路１６内のR-Sフリップフロップ１７のS端子に接続され
るとともに、セレクタ１５の０端子に接続される。R-S
フリップフロップ１７の出力信号Oは、同期回路１６内
のDフリップフロップ１８のD端子に接続される。さら
に、Dフリップフロップ１８の出力信号Eは、セレクタ１
５の１端子およびR-Sフリップフロップ１７のR端子に接
続される。クロック信号Aの入力は、Dフリップフロップ
１８のC端子に接続される。モード選択信号Bはセレクタ
１５に接続される。 【００２４】セレクタ１５の出力信号Fは、ANDゲート１
３およびANDゲート１４に接続される。ANDゲート１３の
出力信号LはR-Sフリップフロップ１１のS端子に接続さ
れる。R-Sフリップフロップ１１の反転出力にアウトプ
ットイネーブル信号Mが得られる。ANDゲート１４の出力
信号HはR-Sフリップフロップ１２のS端子に接続され
る。R-Sフリップフロップ１２の反転出力にインプット
イネーブル信号Iが得られる。 【００２５】図４に第２の実施例のタイミングチャート
を示す。図４を参照して第２の実施例の動作を説明す
る。同期回路１６において、クロック信号Aとクロック
信号Aに非同期のイネーブルトリガ信号Cの入力により、
クロックAに同期したトリガ信号Eを出力する動作は第１
の実施例と同様である。さらに、セレクタ１５におい
て、モード選択信号Ｂの入力により、セレクタ１５の出
力が決定される動作は第１の実施例と同様である。 【００２６】図４のタイミングチャートで、モード選択
信号ＢがHレベルのときの説明をする。モード選択信号B
がHレベルなので、セレクタ１５の出力信号Hにはクロッ
クAに同期したトリガ信号Eの波形が現れる。 【００２７】インプット側では、データ転送をする知ら
せであるインプット側イネーブル信号GはHレベルで固定
している。このため、セレクタ１５の出力信号Fとイン
プット側イネーブル信号GがANDゲート１４に入力され、
論理積をとると、ANDゲート１４の出力信号Hには信号F
の波形が現れる。R-Sフリップフロップ１２のS端子にH
レベルの信号Hが入力されると、R-Sフリップフロップ１
２の反転出力にLレベルのインプットイネーブル信号Iが
得られ、インタフェース回路はイネーブル状態となる。
このようにインプット側イネーブル信号GがHレベルのと
き、すなわちインタフェース回路がインプット側でのデ
ータ転送をする旨の知らせを受けたときには、インタフ
ェース回路のインプット側はイネーブル状態となり、イ
ンプット側でのデータ転送が可能となる。 【００２８】第１の実施例と同様に、イネーブル状態で
はデータが転送される。イネーブル状態でのクロックを
カウントし、データ転送が終了したら、インプット側デ
ィスエーブル信号JがHレベルとなる。これがR-Sフリッ
プフロップ１２のR端子に入力されると、R-Sフリップフ
ロップ１２の反転出力であるインプットイネーブル信号
IはHレベルとなり、インタフェース回路のインプット側
はディスエーブル状態となる。再び、イネーブルトリガ
信号CにHレベルの信号が与えられると、同様な動作で、
インプットイネーブル信号IはLレベルとなり、インタフ
ェース回路のインプット側はイネーブル状態となる。 【００２９】一方、アウトプット側では、まずデータ転
送をする知らせであるアウトプット側イネーブル信号K
がHレベルである。セレクタ１５の出力の信号Fとアウト
プット側イネーブル信号KがANDゲート１３に入力され、
論理積をとると、ANDゲートの出力信号Lには信号Fの波
形が現れる。R-Sフリップフロップ１１のS端子にHレベ
ルの信号Lが入力されると、R-Sフリップフロップ１１の
反転出力のアウトプットイネーブル信号MはLレベルとな
り、インタフェース回路のアウトプット側はイネーブル
状態となる。このように、アウトプット側イネーブル信
号KがHレベルのとき、すなわちインタフェース回路がア
ウトプット側でのデータ転送をする旨の知らせを受けた
ときには、インタフェース回路のアウトプット側はイネ
ーブル状態となり、アウトプット側でのデータ転送が可
能となる。データ転送が終了すると、アウトプット側デ
ィスエーブル信号にHレベルの信号が入力され、アウト
プットイネーブル信号MはHレベルになる。 【００３０】図４のタイミングチャートにおいて、後半
はアウトプット側イネーブル信号KがLレベルである。ア
ウトプット側イネーブル信号KがLレベルの時には、信号
FがHレベルであるかLレベルであるかにかかわらず、AND
ゲート１３の出力信号Lは常にLレベルとなる。R-Sフリ
ップフロップ１１のS端子の入力である信号Lが常にLレ
ベルになるので、アウトプットイネーブル信号Mはいっ
たんHレベルでになると、Hレベルのままである。アウト
プットイネーブル信号MがHレベルのとき、インタフェー
ス回路のアウトプット側はディスエーブル状態である。
このように、アウトプット側イネーブル信号KがLレベル
のとき、すなわちインタフェース回路がアウトプット側
でのデータ転送をする旨の知らせを受けていないときに
は、インタフェース回路のアウトプット側はディスエー
ブル状態となり、アウトプット側ではデータは転送され
ない。 【００３１】なお、第２の実施例では、図４のタイミン
グチャートの前半は、インタフェース回路はインプット
側もアウトプット側もイネーブル状態でデータ転送さ
れ、後半はインプット側のみイネーブル状態でデータ転
送される。データ転送する知らせであるイネーブル信号
の入力により、アウトプット側のみデータ転送すること
も可能である。さらに、第２の実施例では、モード選択
信号BがHレベルのときのみ説明したが、モード選択信号
BがLレベルのときも同様である。 【００３２】このように、第２の実施例のようなインタ
フェース回路では、インタフェース回路が同期モードで
も非同期モードでも対応でき、さらに、LSI間で両方向
にデータを転送する場合と、一方向にのみ転送する場合
とに対応できる。また、ディスエーブル信号およびイネ
ーブル信号の入力、ANDゲートおよびR-Sフリップフロッ
プの組み合わせを増設すれば、さらに多くの場合に対応
できる。 【００３３】図５に本発明の第３の実施例のインタフェ
ース回路を示す。第３の実施例のインタフェース回路
は、R-Sフリップフロップ２１、セレクタ２２、同期回
路２３、およびDフリップフロップ２６からなる。さら
に同期回路２３は、R-Sフリップフロップ２４およびDフ
リップフロップ２５より構成される。 【００３４】ディスエーブル信号Hの入力は、R-Sフリッ
プフロップ２１のR端子に接続される。イネーブルトリ
ガ信号Cの入力は、同期回路２３内のR-Sフリップフロッ
プ２４のS端子に接続されるとともに、セレクタ２２の
０端子に接続される。R-Sフリップフロップ２４の出力
信号Dは同期回路２３内のDフリップフロップ２５のD端
子に接続される。さらに、Dフリップフロップ２５の出
力信号Eはセレクタ２２の１端子、およびR-Sフリップフ
ロップ２４のR端子に接続される。 【００３５】クロック信号Aの入力はDフリップフロップ
２５のC端子に接続されるとともに、Dフリップフロップ
２６のC端子に接続される。Dフリップフロップ２６の出
力信号Bはセレクタ２２に接続される。セレクタ２２の
出力信号Fは、R-Sフリップフロップ２１のS端子に接続
される。R-Sフリップフロップ２１の反転出力にイネー
ブル信号Gが得られ、このイネーブル信号GがさらにDフ
リップフロップ２６のD端子に接続される。 【００３６】図６は第３の実施例のタイミングチャート
である。図６を参照して第３の実施例の動作を説明す
る。同期回路２３において、クロック信号AとクロックA
に非同期のイネーブルトリガ信号Cの入力により、クロ
ックAに同期したトリガ信号Eを出力する動作は第１の実
施例と同様である。さらに、セレクタ２２において、信
号Bの入力により、セレクタ２２の出力が決定される動
作は第１の実施例と同様である。 【００３７】Dフリップフロップ２６の出力である信号B
は、モード選択信号として動作する。信号BはDフリップ
フロップのD端子にHレベルの信号が入力され、さらにク
ロックAの立ち上がりがあるときにHレベルとなるので、
はじめはLレベルである。信号BがLレベルなので、セレ
クタ２２の出力信号Fにはクロック信号Aに非同期のイネ
ーブルトリガ信号Cの波形が現れる。Hレベルの信号FがR
-Sフリップフロップ２１のS端子に入力されると、R-Sフ
リップフロップ２１の反転出力のイネーブル信号GはLレ
ベルとなり、インタフェース回路はイネーブル状態とな
る。非同期モードでは、クロック信号Aはインタフェー
ス回路がイネーブル状態の時だけ立ち上がりをもつの
で、Dフリップフロップ２６の出力であるモード選択信
号BはLレベルとなる。 【００３８】第１の実施例で説明したように、インタフ
ェース回路がイネーブル状態のときのクロックをカウン
トし、データ転送が完了すると、ディスエーブル信号H
にHレベルの信号が入力される。R-Sフリップフロップ２
１のR端子にHレベルの信号Hが入力されるので、R-Sフリ
ップフロップ２１の出力であるイネーブル信号GはHレベ
ルとなり、インタフェース回路はディスエーブル状態と
なる。 【００３９】イネーブル信号GがLレベルからHレベルに
変化して、クロック信号Aの立ち上がりがあると、Dフリ
ップフロップ２６の出力であるモード選択信号Bは、Lレ
ベルからHレベルに変化する。モード選択信号BがHレベ
ルのとき、セレクタ２２の出力信号Fには、クロックAに
同期するトリガ信号Eの波形が現れる。Hレベルの信号F
がR-Sフリップフロップ２１のS端子に入力されると、R-
Sフリップフロップ２１の反転出力であるイネーブル信
号GはLレベルとなり、インタフェース回路はイネーブル
状態となる。イネーブル信号GがLレベルになると、Dフ
リップフロップ２６の出力のモード選択信号Bは、次の
クロック信号Aの立ち上がりでLレベルになる。このよう
に同期モードのときにも信号BがLレベルになるので、雑
音等の入力により信号BがHレベルになっても、同期モー
ド、非同期モードの両モードに対応できる。 【００４０】さらに、前述のようにインタフェース回路
がイネーブル状態のときのクロックをカウントし、デー
タ転送が完了すると、ディスエーブル信号HにHレベルの
信号が入力される。この信号HがR-Sフリップフロップ２
１のR端子に入力されるとイネーブル信号GはHレベルに
なり、インタフェース回路はディスエーブル状態にな
る。 【００４１】以上説明したように第３の実施例のような
構成のインタフェース回路であると、Dフリップフロッ
プ２６を設けたことにより、インタフェース回路のモー
ドを自動的に識別でき、同期モードにも非同期モードに
も対応できる。 【００４２】図７は本発明の第４の実施例のインタフェ
ース回路である。第４の実施例のインタフェース回路
は、２つのR-Sフリップフロップ３１および３２、３つ
のANDゲート３３、３４および３５、セレクタ３６、同
期回路３７、およびDフリップフロップ４０からなる。
さらに同期回路３７はR-Sフリップフロップ３８およびD
フリップフロップ３９から構成される。 【００４３】アウトプット側ディスエーブル信号NはR-S
フリップフロップ３１のR端子に接続される。アウトプ
ット側イネーブル信号KはANDゲート３３に接続される。
インプット側ディスエーブル信号JはR-Sフリップフロッ
プ３２のR端子に接続される。インプット側イネーブル
信号GはANDゲート３４に接続される。アウトプット側、
インプット側の区別は第２の実施例に説明したとおりで
ある。 【００４４】イネーブルトリガ信号Cの入力は、同期回
路３７内のR-Sフリップフロップ３８のS端子に接続され
るとともにセレクタ３６の０端子に接続される。R-Sフ
リップフロップ３８の出力信号Dは、同期回路３７内のD
フリップフロップ３９のD端子に接続される。Dフリップ
フロップ３９の出力信号Eはセレクタ３６の１端子およ
びR-Sフリップフロップ３８のR端子に接続される。 【００４５】クロック信号Aの入力はDフリップフロップ
３９のC端子に接続されるとともに、Dフリップフロップ
４０のC端子に接続される。Dフリップフロップ４０の出
力信号Bはセレクタ３６に接続される。セレクタ３６の
出力信号Fは、ANDゲート３３およびANDゲート３４に接
続される。ANDゲート３３の出力信号LはR-Sフリップフ
ロップ３１のS端子に接続される。R-Sフリップフロップ
３１の反転出力にアウトプットイネーブル信号Mが得ら
れ、さらに得られたアウトプットイネーブル信号MはAND
ゲート３５に接続される。ANDゲート３４の出力信号Hは
R-Sフリップフロップ３２のS端子に接続される。R-Sフ
リップフロップ３２の反転出力にインプットイネーブル
信号Iが得られ、さらに得られたインプットイネーブル
信号Iは、ANDゲート３５に接続される。ANDゲート３５
の出力信号Oは、Dフリップフロップ４０のD端子に接続
される。 【００４６】図８に第４の実施例のタイミングチャート
を示す。図８を参照して第４の実施例の動作を説明す
る。同期回路３７において、クロック信号Aとクロック
信号Aに非同期のイネーブルトリガ信号Cの入力により、
クロック信号Aに同期したトリガ信号Eを出力する動作
は、第１の実施例と同様である。Dフリップフロップ４
０の出力信号Bはモード選択信号として動作し、セレク
タ３６において、信号Bの入力により、セレクタ３６の
出力が決定される動作は第１の実施例と同様である。 【００４７】この実施例では、ANDゲート３３で、セレ
クタの出力信号Fとアウトプット側イネーブル信号Kの論
理積をとり、アウトプットイネーブル信号Mの出力のタ
イミングに使用する。また、ANDゲート３４で、信号Fと
インプット側イネーブル信号Gの論理積をとり、インプ
ットイネーブル信号Iのタイミングに使用する。 【００４８】信号BはDフリップフロップ４０のD端子にH
レベルの信号が入力され、さらにクロックAの立ち上が
りがあるときにHレベルとなるので、はじめはLレベルで
ある。信号BがLレベルなので、セレクタ３６の出力信号
Fにはクロック信号Aに非同期のイネーブルトリガ信号C
の波形が現れる。また、アウトプット側イネーブル信号
Kもインプット側イネーブル信号GもHレベルであるの
で、ANDゲート３３の出力の信号LおよびANDゲート３４
の出力の信号Hには、それぞれ信号Fの波形が現れる。R-
Sフリップフロップ３１およびR-Sフリップフロップ３２
において、Lレベルのアウトプットイネーブル信号Mおよ
びインプットイネーブル信号Iが出力される動作は第２
の実施例と同様である。このとき、インタフェース回路
はアウトプット側もインプット側もイネーブル状態であ
る。 【００４９】データ転送が終了すると、インタフェース
回路は、アウトプット側もインプット側もディスエーブ
ル状態になる。このとき、アウトプットイネーブル信号
Mおよびインプットイネーブル信号IはともにHレベルな
ので、ANDゲート３５の出力信号OはHレベルとなる。Hレ
ベルの信号OがDフリップフロップ４０に入力されると、
次のクロックの立ち上がりで、Dフリップフロップ４０
の出力の信号BはHレベルになる。 【００５０】図８のタイミングチャートの後半では、ア
ウトプット側イネーブル信号KはLレベル、インプット側
イネーブル信号はHレベルである。第２の実施例と同様
な動作で、Hレベルのアウトプットイネーブル信号Mおよ
びLレベルのインプットイネーブル信号Iが得られる。こ
のとき、インタフェース回路のインプット側はイネーブ
ル状態で、アウトプット側はディスエーブル状態であ
る。 【００５１】アウトプットイネーブル信号Mまたはイン
プットイネーブル信号Iの少なくとも一方がLレベルであ
れば、ANDゲート３５の出力の信号OはLレベルとなる。
このため、ANDゲート３５で論理積をとることにより、
インタフェース回路のインプット側、アウトプット側の
どちらか一方でもイネーブル状態であれば、非同期モー
ドのときもインタフェース回路がイネーブル状態である
ことを認識できる。ここでは、インプットイネーブル信
号IがLレベルであるので、ANDゲート３５の出力信号Oは
Lレベルとなる。Lレベルの信号Oが入力され、Dフリップ
フロップ４０にクロック信号Aの立ち上がりがあると、D
フリップフロップ４０の出力の信号BはLレベルとなる。 【００５２】インプット側でのデータ転送が終了し、イ
ンプット側ディスエーブル信号JにHレベルの信号が入力
されると、R-Sフリップフロップ３２の出力であるイン
プットイネーブル信号IはHレベルとなり、インタフェー
ス回路のインプット側はディスエーブル状態となる。ア
ウトプットイネーブル信号Mおよびインプットイネーブ
ル信号IがともにHレベルなので、ANDゲート３５の出力
信号OはHレベルとなる。 【００５３】このように、インタフェース回路が第４の
実施例のような構成であると、インタフェース回路が同
期モードでも非同期モードでも対応でき、さらにLSI間
で両方向にデータを転送する場合と、一方向のみデータ
を転送する場合とに対応できる。また、モードを識別す
る手段を設けているので、インタフェース回路の同期モ
ードと非同期モードを自動切り替えできる。 【００５４】 【発明の効果】以上詳細にしたように、本発明のインタ
フェース回路によれば、同期モードと非同期モードの切
り替えを行なうことができるので、両モードに対応する
ことができる。
ットごとのパッケージ上のLSI間のインターフェース回
路に関する。 【０００２】 【従来の技術】伝送装置においては、データ伝送の同期
をとるために、パッケージ上のLSI間のインタフェース
には、データ伝送の開始を示すイネーブル信号等の状態
信号と、データ転送用のクロック信号とを使用してい
た。このとき、イネーブル信号がクロック信号に同期す
る同期モードを使用する場合と、イネーブル信号がクロ
ック信号に同期しない非同期モードを使用する場合とが
あった。 【０００３】また、汎用的なCPUの周辺LSIにおいても、
CPUと直結するためのシリアルインタフェースを有して
いた。一般的には、このインタフェースはデータ伝送の
同期をとるために、イネーブル信号とバーストクロック
を使用していた。 【０００４】しかしながら従来使用しているインタフェ
ース回路では、対応できるインタフェースのモードは同
期か非同期かのどちらかに限定されており、両モードに
対応することはできなかった。このため、パッケージ上
に同期モード、および非同期モードのLSIが混在してい
る場合には、それぞれのモードに対応するインターフェ
ース回路が必要となっていた。 【０００５】 【発明が解決しようとする課題】本発明は以上のような
問題点を解決するためになされたもので、同期モードと
非同期モードの両モードに対応することのできるインタ
ーフェース回路を提供することを目的とする。 【０００６】 【課題を解決するための手段】本発明では、第１のR-S
フリップフロップと第１のDフリップフロップからな
り、トリガ信号を入力にもち、クロックが供給される同
期回路と、前記同期回路の出力と前記トリガ信号とを入
力にもち、第２のDフリップフロップの出力が供給され
る選択手段と、データ転送の終了を知らせる第１の転送
終了信号および前記選択手段の出力を入力にもつ第２の
R-Sフリップフロップとを有し、前記第２のDフリップフ
ロップは前記第２のR-Sフリップフロップの出力および
前記クロックを入力にもつことを特徴とする。 【０００７】 【０００８】 【作用】同期回路において、クロックに非同期のトリガ
信号から、クロックに同期したトリガ信号が生成され
る。セレクタには、クロックに非同期のトリガ信号と、
クロックに同期したトリガ信号とが入力される。さら
に、セレクタにはインタフェース回路のモードに従っ
て、モード選択信号が供給される。インタフェース回路
のモードが同期モードのとき、セレクタからはクロック
に同期したトリガ信号が出力され、イネーブル信号を出
力するタイミングに使用される。インタフェース回路の
モードが非同期モードのとき、セレクタからはクロック
に非同期のトリガ信号が出力され、イネーブル信号を出
力するタイミングに使用される。 【０００９】 【実施例】図１は発明の第１の実施例を示すインタフェ
ース回路である。本発明のインタフェース回路は、R-S
フリップフロップ１、セレクタ２、および同期回路３よ
りなる。さらに同期回路３はR-Sフリップフロップ４とD
フリップフロップ５で構成されている。なお、同期回路
３は図１中に点線で囲んで示されている。 【００１０】ディスエーブル信号Hの入力は、R-Sフリッ
プフロップ１のR端子に接続される。イネーブルトリガ
信号Cの入力は、同期回路３内のR-Sフリップフロップ４
のS端子に接続されるとともに、セレクタ２の０端子に
接続される。R-Sフリップフロップ４の出力信号Dは、同
期回路３内のDフリップフロップ５のD端子に接続され
る。さらにDフリップフロップ５の出力信号Eは、セレク
タ２の１端子、およびR-Sフリップフロップ４のR端子に
接続される。 【００１１】同期用のクロック信号Aの入力は、Dフリッ
プフロップ５のC端子に接続される。さらに、モード選
択信号Bがセレクタ２に入力される。セレクタ２の出力
信号FはR-Sフリップフロップ１のS端子に接続される。R
-Sフリップフロップ１の反転出力にイネーブル信号Gが
得られる。 【００１２】図２は本発明の第１の実施例のタイミング
チャートである。図２を参照して第１の実施例の動作を
説明する。なお、このタイミングチャートでは、信号の
遅れは考慮していない。実際の回路動作では遅れが生
じ、各信号のタイミングにはずれが生じている。第２の
実施例以降も同様である。 【００１３】まず、イネーブルトリガ信号Cがインター
フェース回路に与えられる。イネーブルトリガ信号Cは
クロック信号Aに非同期の信号である。Hレベルのイネー
ブルトリガ信号CがR-Sフリップフロップ４のS端子に入
力されると、R-Sフリップフロップ４の出力信号DはHレ
ベルとなる。Hレベルの信号DがDフリップフロップ５のD
端子に入力されると、Dフリップフロップ５の出力信号E
は、次のクロック信号Aの立ち上がりでHレベルになる。
Hレベルの信号EがR-Sフリップフロップ４のR端子に入力
されると、R-Sフリップフロップ４の出力信号DはLレベ
ルとなる。Lレベルの信号DがDフリップフロップ５に入
力されるので、次のクロック信号Aの立ち上がりで、Dフ
リップフロップ５の出力信号EはLレベルになる。このよ
うに、信号EはクロックAに同期して出力される。つま
り、同期回路３にクロック信号Aに非同期のトリガ信号
を与えると、同期回路３の出力にはクロック信号Aに同
期したトリガ信号Eが得られることになる。 【００１４】セレクタ２の０端子の入力には、クロック
信号Aに非同期のイネーブルトリガ信号Cが与えられる。
セレクタ２の１端子の入力には、クロック信号Aに同期
したトリガ信号Eが与えられる。さらに、セレクタ２に
はモード選択信号Bが与えられる。このモード選択信号B
は、例えば、図示しないスイッチ等により、インタフェ
ース回路のモードに応じて、非同期モードの時にはLレ
ベルの信号が、同期モードの時はHレベルの信号が与え
られるものである。このセレクタ２の出力には、モード
選択信号BがLレベルのとき、０端子からの入力信号の波
形が現われ、モード選択信号BがHレベルのとき、１端子
からの入力信号の波形が現れる。 【００１５】図２のタイミングチャートにおいて、最初
はモード選択信号BがLレベルであるときを説明する。モ
ード選択信号BがLレベルであるので、セレクタ２の出力
信号Fには、０端子からの入力であるクロックAに非同期
のトリガ信号Cの波形が現れる。Hレベルの信号FがR-Sフ
リップフロップ１のS端子に入力されると、R-Sフリップ
フロップ１の反転出力であるイネーブル信号GはLレベル
になる。 【００１６】インタフェース回路では、一般的にイネー
ブル信号Gはローアクティブで使用されることが多いた
め、反転信号を出力している。イネーブル信号GがLレベ
ルのとき、このインタフェース回路はイネーブル状態で
ある。インタフェース回路がイネーブル状態であると
き、データ転送が可能な状態であり、データ転送が許可
され、クロックにしたがってデータが転送される。 【００１７】本発明の実施例では、８ビットのデータ転
送を行なっている。インタフェース回路がイネーブル状
態のときのクロックが転送に有効であるので、イネーブ
ル状態でのクロックを図示しないカウンタ等でカウント
する。このカウント値が所定の値に達すると、８ビット
のデータ転送が完了したとして、連動してディスエーブ
ル信号HにHレベルの信号が入力される。ディスエーブル
信号Hはデータ転送の終了を知らせる信号であり、デー
タ転送が行なわれる間はLレベルで、終了するときにHレ
ベルの信号が入力される。図２のタイミングチャートで
は、データの転送が終了し、R-Sフリップフロップ１のR
端子にHレベルのディスエーブル信号Hが入力されると、
R-Sフリップフロップ１の反転出力であるイネーブル信
号GはHレベルになり、このインタフェース回路はディス
エーブル状態となる。インタフェース回路がディスエー
ブル状態のときは、データの転送は行なわれない。 【００１８】次に、図２のタイミングチャートの後半に
示される、モード選択信号BがHレベルのときの動作を説
明する。モード選択信号BがHレベルなので、セレクタ２
の出力信号Fには、１端子からの入力であるクロックAに
同期したトリガ信号Eの波形が現れる。Hレベルの信号F
がR-Sフリップフロップ１のS端子に入力されると、R-S
フリップフロップ１の反転出力であるイネーブル信号G
はLレベルとなり、このインタフェース回路はイネーブ
ル状態となる。 【００１９】さらに、前述のように、インタフェース回
路がイネーブル状態のときのクロックを図示しないカウ
ンタ等でカウントし、データ転送が完了すると、ディス
エーブル信号HにHレベルの信号が入力される。Hレベル
の信号Hが、R-SフリップフロップのR端子に与えられる
と、イネーブル信号GはHレベルになり、このインタフェ
ース回路はディスエーブル状態になる。 【００２０】以上説明したように、第１の実施例のよう
にインターフェース回路にセレクタを設け、セレクタに
非同期のトリガ信号と同期のトリガ信号と、モード選択
信号とを供給することにより、インタフェース回路の同
期モードと非同期モードを選択でき、一つのインターフ
ェース回路で両モードに対応できる。 【００２１】図３は本発明の第２の実施例を示すインタ
ーフェース回路である。第２の実施例のインタフェース
回路は、R-Sフリップフロップ１１および１２、ANDゲー
ト１３および１４、セレクタ１５および同期回路１６か
らなる。さらに、同期回路１６はR-Sフリップフロップ
１７およびDフリップフロップ１８より構成される。 【００２２】アウトプット側ディスエーブル信号NはR-S
フリップフロップ１１のR端子に接続される。アウトプ
ット側イネーブル信号KはANDゲート１３に接続される。
インプット側ディスエーブル信号JはR-Sフリップフロッ
プ１２のR端子に接続される。インプット側イネーブル
信号GはANDゲート１４に接続される。なお、アウトプッ
ト側、インプット側の区別は、インタフェース回路での
入出力を示すものではない。インタフェース回路は各LS
I上に設けられているものであり、LSI間のデータの転送
はインタフェース回路を介して行なわれる。第２の実施
例ではLSI間の両方向のデータ転送に対応できるインタ
フェース回路を考えている。第２の実施例のインタフェ
ース回路を設けたLSIから、他のLSIにデータ転送される
際に使用するイネーブル信号を生成する側を、ここでは
便宜上アウトプット側と呼ぶ。また、他のLSIから第２
の実施例のインタフェース回路を設けたLSIにデータ転
送される際に使用するイネーブル信号を生成する側をイ
ンプット側と呼ぶ。 【００２３】イネーブルトリガ信号Cの入力は、同期回
路１６内のR-Sフリップフロップ１７のS端子に接続され
るとともに、セレクタ１５の０端子に接続される。R-S
フリップフロップ１７の出力信号Oは、同期回路１６内
のDフリップフロップ１８のD端子に接続される。さら
に、Dフリップフロップ１８の出力信号Eは、セレクタ１
５の１端子およびR-Sフリップフロップ１７のR端子に接
続される。クロック信号Aの入力は、Dフリップフロップ
１８のC端子に接続される。モード選択信号Bはセレクタ
１５に接続される。 【００２４】セレクタ１５の出力信号Fは、ANDゲート１
３およびANDゲート１４に接続される。ANDゲート１３の
出力信号LはR-Sフリップフロップ１１のS端子に接続さ
れる。R-Sフリップフロップ１１の反転出力にアウトプ
ットイネーブル信号Mが得られる。ANDゲート１４の出力
信号HはR-Sフリップフロップ１２のS端子に接続され
る。R-Sフリップフロップ１２の反転出力にインプット
イネーブル信号Iが得られる。 【００２５】図４に第２の実施例のタイミングチャート
を示す。図４を参照して第２の実施例の動作を説明す
る。同期回路１６において、クロック信号Aとクロック
信号Aに非同期のイネーブルトリガ信号Cの入力により、
クロックAに同期したトリガ信号Eを出力する動作は第１
の実施例と同様である。さらに、セレクタ１５におい
て、モード選択信号Ｂの入力により、セレクタ１５の出
力が決定される動作は第１の実施例と同様である。 【００２６】図４のタイミングチャートで、モード選択
信号ＢがHレベルのときの説明をする。モード選択信号B
がHレベルなので、セレクタ１５の出力信号Hにはクロッ
クAに同期したトリガ信号Eの波形が現れる。 【００２７】インプット側では、データ転送をする知ら
せであるインプット側イネーブル信号GはHレベルで固定
している。このため、セレクタ１５の出力信号Fとイン
プット側イネーブル信号GがANDゲート１４に入力され、
論理積をとると、ANDゲート１４の出力信号Hには信号F
の波形が現れる。R-Sフリップフロップ１２のS端子にH
レベルの信号Hが入力されると、R-Sフリップフロップ１
２の反転出力にLレベルのインプットイネーブル信号Iが
得られ、インタフェース回路はイネーブル状態となる。
このようにインプット側イネーブル信号GがHレベルのと
き、すなわちインタフェース回路がインプット側でのデ
ータ転送をする旨の知らせを受けたときには、インタフ
ェース回路のインプット側はイネーブル状態となり、イ
ンプット側でのデータ転送が可能となる。 【００２８】第１の実施例と同様に、イネーブル状態で
はデータが転送される。イネーブル状態でのクロックを
カウントし、データ転送が終了したら、インプット側デ
ィスエーブル信号JがHレベルとなる。これがR-Sフリッ
プフロップ１２のR端子に入力されると、R-Sフリップフ
ロップ１２の反転出力であるインプットイネーブル信号
IはHレベルとなり、インタフェース回路のインプット側
はディスエーブル状態となる。再び、イネーブルトリガ
信号CにHレベルの信号が与えられると、同様な動作で、
インプットイネーブル信号IはLレベルとなり、インタフ
ェース回路のインプット側はイネーブル状態となる。 【００２９】一方、アウトプット側では、まずデータ転
送をする知らせであるアウトプット側イネーブル信号K
がHレベルである。セレクタ１５の出力の信号Fとアウト
プット側イネーブル信号KがANDゲート１３に入力され、
論理積をとると、ANDゲートの出力信号Lには信号Fの波
形が現れる。R-Sフリップフロップ１１のS端子にHレベ
ルの信号Lが入力されると、R-Sフリップフロップ１１の
反転出力のアウトプットイネーブル信号MはLレベルとな
り、インタフェース回路のアウトプット側はイネーブル
状態となる。このように、アウトプット側イネーブル信
号KがHレベルのとき、すなわちインタフェース回路がア
ウトプット側でのデータ転送をする旨の知らせを受けた
ときには、インタフェース回路のアウトプット側はイネ
ーブル状態となり、アウトプット側でのデータ転送が可
能となる。データ転送が終了すると、アウトプット側デ
ィスエーブル信号にHレベルの信号が入力され、アウト
プットイネーブル信号MはHレベルになる。 【００３０】図４のタイミングチャートにおいて、後半
はアウトプット側イネーブル信号KがLレベルである。ア
ウトプット側イネーブル信号KがLレベルの時には、信号
FがHレベルであるかLレベルであるかにかかわらず、AND
ゲート１３の出力信号Lは常にLレベルとなる。R-Sフリ
ップフロップ１１のS端子の入力である信号Lが常にLレ
ベルになるので、アウトプットイネーブル信号Mはいっ
たんHレベルでになると、Hレベルのままである。アウト
プットイネーブル信号MがHレベルのとき、インタフェー
ス回路のアウトプット側はディスエーブル状態である。
このように、アウトプット側イネーブル信号KがLレベル
のとき、すなわちインタフェース回路がアウトプット側
でのデータ転送をする旨の知らせを受けていないときに
は、インタフェース回路のアウトプット側はディスエー
ブル状態となり、アウトプット側ではデータは転送され
ない。 【００３１】なお、第２の実施例では、図４のタイミン
グチャートの前半は、インタフェース回路はインプット
側もアウトプット側もイネーブル状態でデータ転送さ
れ、後半はインプット側のみイネーブル状態でデータ転
送される。データ転送する知らせであるイネーブル信号
の入力により、アウトプット側のみデータ転送すること
も可能である。さらに、第２の実施例では、モード選択
信号BがHレベルのときのみ説明したが、モード選択信号
BがLレベルのときも同様である。 【００３２】このように、第２の実施例のようなインタ
フェース回路では、インタフェース回路が同期モードで
も非同期モードでも対応でき、さらに、LSI間で両方向
にデータを転送する場合と、一方向にのみ転送する場合
とに対応できる。また、ディスエーブル信号およびイネ
ーブル信号の入力、ANDゲートおよびR-Sフリップフロッ
プの組み合わせを増設すれば、さらに多くの場合に対応
できる。 【００３３】図５に本発明の第３の実施例のインタフェ
ース回路を示す。第３の実施例のインタフェース回路
は、R-Sフリップフロップ２１、セレクタ２２、同期回
路２３、およびDフリップフロップ２６からなる。さら
に同期回路２３は、R-Sフリップフロップ２４およびDフ
リップフロップ２５より構成される。 【００３４】ディスエーブル信号Hの入力は、R-Sフリッ
プフロップ２１のR端子に接続される。イネーブルトリ
ガ信号Cの入力は、同期回路２３内のR-Sフリップフロッ
プ２４のS端子に接続されるとともに、セレクタ２２の
０端子に接続される。R-Sフリップフロップ２４の出力
信号Dは同期回路２３内のDフリップフロップ２５のD端
子に接続される。さらに、Dフリップフロップ２５の出
力信号Eはセレクタ２２の１端子、およびR-Sフリップフ
ロップ２４のR端子に接続される。 【００３５】クロック信号Aの入力はDフリップフロップ
２５のC端子に接続されるとともに、Dフリップフロップ
２６のC端子に接続される。Dフリップフロップ２６の出
力信号Bはセレクタ２２に接続される。セレクタ２２の
出力信号Fは、R-Sフリップフロップ２１のS端子に接続
される。R-Sフリップフロップ２１の反転出力にイネー
ブル信号Gが得られ、このイネーブル信号GがさらにDフ
リップフロップ２６のD端子に接続される。 【００３６】図６は第３の実施例のタイミングチャート
である。図６を参照して第３の実施例の動作を説明す
る。同期回路２３において、クロック信号AとクロックA
に非同期のイネーブルトリガ信号Cの入力により、クロ
ックAに同期したトリガ信号Eを出力する動作は第１の実
施例と同様である。さらに、セレクタ２２において、信
号Bの入力により、セレクタ２２の出力が決定される動
作は第１の実施例と同様である。 【００３７】Dフリップフロップ２６の出力である信号B
は、モード選択信号として動作する。信号BはDフリップ
フロップのD端子にHレベルの信号が入力され、さらにク
ロックAの立ち上がりがあるときにHレベルとなるので、
はじめはLレベルである。信号BがLレベルなので、セレ
クタ２２の出力信号Fにはクロック信号Aに非同期のイネ
ーブルトリガ信号Cの波形が現れる。Hレベルの信号FがR
-Sフリップフロップ２１のS端子に入力されると、R-Sフ
リップフロップ２１の反転出力のイネーブル信号GはLレ
ベルとなり、インタフェース回路はイネーブル状態とな
る。非同期モードでは、クロック信号Aはインタフェー
ス回路がイネーブル状態の時だけ立ち上がりをもつの
で、Dフリップフロップ２６の出力であるモード選択信
号BはLレベルとなる。 【００３８】第１の実施例で説明したように、インタフ
ェース回路がイネーブル状態のときのクロックをカウン
トし、データ転送が完了すると、ディスエーブル信号H
にHレベルの信号が入力される。R-Sフリップフロップ２
１のR端子にHレベルの信号Hが入力されるので、R-Sフリ
ップフロップ２１の出力であるイネーブル信号GはHレベ
ルとなり、インタフェース回路はディスエーブル状態と
なる。 【００３９】イネーブル信号GがLレベルからHレベルに
変化して、クロック信号Aの立ち上がりがあると、Dフリ
ップフロップ２６の出力であるモード選択信号Bは、Lレ
ベルからHレベルに変化する。モード選択信号BがHレベ
ルのとき、セレクタ２２の出力信号Fには、クロックAに
同期するトリガ信号Eの波形が現れる。Hレベルの信号F
がR-Sフリップフロップ２１のS端子に入力されると、R-
Sフリップフロップ２１の反転出力であるイネーブル信
号GはLレベルとなり、インタフェース回路はイネーブル
状態となる。イネーブル信号GがLレベルになると、Dフ
リップフロップ２６の出力のモード選択信号Bは、次の
クロック信号Aの立ち上がりでLレベルになる。このよう
に同期モードのときにも信号BがLレベルになるので、雑
音等の入力により信号BがHレベルになっても、同期モー
ド、非同期モードの両モードに対応できる。 【００４０】さらに、前述のようにインタフェース回路
がイネーブル状態のときのクロックをカウントし、デー
タ転送が完了すると、ディスエーブル信号HにHレベルの
信号が入力される。この信号HがR-Sフリップフロップ２
１のR端子に入力されるとイネーブル信号GはHレベルに
なり、インタフェース回路はディスエーブル状態にな
る。 【００４１】以上説明したように第３の実施例のような
構成のインタフェース回路であると、Dフリップフロッ
プ２６を設けたことにより、インタフェース回路のモー
ドを自動的に識別でき、同期モードにも非同期モードに
も対応できる。 【００４２】図７は本発明の第４の実施例のインタフェ
ース回路である。第４の実施例のインタフェース回路
は、２つのR-Sフリップフロップ３１および３２、３つ
のANDゲート３３、３４および３５、セレクタ３６、同
期回路３７、およびDフリップフロップ４０からなる。
さらに同期回路３７はR-Sフリップフロップ３８およびD
フリップフロップ３９から構成される。 【００４３】アウトプット側ディスエーブル信号NはR-S
フリップフロップ３１のR端子に接続される。アウトプ
ット側イネーブル信号KはANDゲート３３に接続される。
インプット側ディスエーブル信号JはR-Sフリップフロッ
プ３２のR端子に接続される。インプット側イネーブル
信号GはANDゲート３４に接続される。アウトプット側、
インプット側の区別は第２の実施例に説明したとおりで
ある。 【００４４】イネーブルトリガ信号Cの入力は、同期回
路３７内のR-Sフリップフロップ３８のS端子に接続され
るとともにセレクタ３６の０端子に接続される。R-Sフ
リップフロップ３８の出力信号Dは、同期回路３７内のD
フリップフロップ３９のD端子に接続される。Dフリップ
フロップ３９の出力信号Eはセレクタ３６の１端子およ
びR-Sフリップフロップ３８のR端子に接続される。 【００４５】クロック信号Aの入力はDフリップフロップ
３９のC端子に接続されるとともに、Dフリップフロップ
４０のC端子に接続される。Dフリップフロップ４０の出
力信号Bはセレクタ３６に接続される。セレクタ３６の
出力信号Fは、ANDゲート３３およびANDゲート３４に接
続される。ANDゲート３３の出力信号LはR-Sフリップフ
ロップ３１のS端子に接続される。R-Sフリップフロップ
３１の反転出力にアウトプットイネーブル信号Mが得ら
れ、さらに得られたアウトプットイネーブル信号MはAND
ゲート３５に接続される。ANDゲート３４の出力信号Hは
R-Sフリップフロップ３２のS端子に接続される。R-Sフ
リップフロップ３２の反転出力にインプットイネーブル
信号Iが得られ、さらに得られたインプットイネーブル
信号Iは、ANDゲート３５に接続される。ANDゲート３５
の出力信号Oは、Dフリップフロップ４０のD端子に接続
される。 【００４６】図８に第４の実施例のタイミングチャート
を示す。図８を参照して第４の実施例の動作を説明す
る。同期回路３７において、クロック信号Aとクロック
信号Aに非同期のイネーブルトリガ信号Cの入力により、
クロック信号Aに同期したトリガ信号Eを出力する動作
は、第１の実施例と同様である。Dフリップフロップ４
０の出力信号Bはモード選択信号として動作し、セレク
タ３６において、信号Bの入力により、セレクタ３６の
出力が決定される動作は第１の実施例と同様である。 【００４７】この実施例では、ANDゲート３３で、セレ
クタの出力信号Fとアウトプット側イネーブル信号Kの論
理積をとり、アウトプットイネーブル信号Mの出力のタ
イミングに使用する。また、ANDゲート３４で、信号Fと
インプット側イネーブル信号Gの論理積をとり、インプ
ットイネーブル信号Iのタイミングに使用する。 【００４８】信号BはDフリップフロップ４０のD端子にH
レベルの信号が入力され、さらにクロックAの立ち上が
りがあるときにHレベルとなるので、はじめはLレベルで
ある。信号BがLレベルなので、セレクタ３６の出力信号
Fにはクロック信号Aに非同期のイネーブルトリガ信号C
の波形が現れる。また、アウトプット側イネーブル信号
Kもインプット側イネーブル信号GもHレベルであるの
で、ANDゲート３３の出力の信号LおよびANDゲート３４
の出力の信号Hには、それぞれ信号Fの波形が現れる。R-
Sフリップフロップ３１およびR-Sフリップフロップ３２
において、Lレベルのアウトプットイネーブル信号Mおよ
びインプットイネーブル信号Iが出力される動作は第２
の実施例と同様である。このとき、インタフェース回路
はアウトプット側もインプット側もイネーブル状態であ
る。 【００４９】データ転送が終了すると、インタフェース
回路は、アウトプット側もインプット側もディスエーブ
ル状態になる。このとき、アウトプットイネーブル信号
Mおよびインプットイネーブル信号IはともにHレベルな
ので、ANDゲート３５の出力信号OはHレベルとなる。Hレ
ベルの信号OがDフリップフロップ４０に入力されると、
次のクロックの立ち上がりで、Dフリップフロップ４０
の出力の信号BはHレベルになる。 【００５０】図８のタイミングチャートの後半では、ア
ウトプット側イネーブル信号KはLレベル、インプット側
イネーブル信号はHレベルである。第２の実施例と同様
な動作で、Hレベルのアウトプットイネーブル信号Mおよ
びLレベルのインプットイネーブル信号Iが得られる。こ
のとき、インタフェース回路のインプット側はイネーブ
ル状態で、アウトプット側はディスエーブル状態であ
る。 【００５１】アウトプットイネーブル信号Mまたはイン
プットイネーブル信号Iの少なくとも一方がLレベルであ
れば、ANDゲート３５の出力の信号OはLレベルとなる。
このため、ANDゲート３５で論理積をとることにより、
インタフェース回路のインプット側、アウトプット側の
どちらか一方でもイネーブル状態であれば、非同期モー
ドのときもインタフェース回路がイネーブル状態である
ことを認識できる。ここでは、インプットイネーブル信
号IがLレベルであるので、ANDゲート３５の出力信号Oは
Lレベルとなる。Lレベルの信号Oが入力され、Dフリップ
フロップ４０にクロック信号Aの立ち上がりがあると、D
フリップフロップ４０の出力の信号BはLレベルとなる。 【００５２】インプット側でのデータ転送が終了し、イ
ンプット側ディスエーブル信号JにHレベルの信号が入力
されると、R-Sフリップフロップ３２の出力であるイン
プットイネーブル信号IはHレベルとなり、インタフェー
ス回路のインプット側はディスエーブル状態となる。ア
ウトプットイネーブル信号Mおよびインプットイネーブ
ル信号IがともにHレベルなので、ANDゲート３５の出力
信号OはHレベルとなる。 【００５３】このように、インタフェース回路が第４の
実施例のような構成であると、インタフェース回路が同
期モードでも非同期モードでも対応でき、さらにLSI間
で両方向にデータを転送する場合と、一方向のみデータ
を転送する場合とに対応できる。また、モードを識別す
る手段を設けているので、インタフェース回路の同期モ
ードと非同期モードを自動切り替えできる。 【００５４】 【発明の効果】以上詳細にしたように、本発明のインタ
フェース回路によれば、同期モードと非同期モードの切
り替えを行なうことができるので、両モードに対応する
ことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例のインタフェース回路
【図２】第１の実施例のタイミングチャート
【図３】第２の実施例のインタフェース回路
【図４】第２の実施例のタイミングチャート
【図５】第３の実施例のインタフェース回路
【図６】第３の実施例のタイミングチャート
【図７】第４の実施例のインタフェース回路
【図８】第４の実施例のタイミングチャート
【符号の説明】
1、４、１１、１２、１７、２１、２４、３１、３２、
３８ R-Sフリップフロップ ２、１５、２２、３６ セレクタ ３、１６、２３、３７ 同期回路 ５、１８、２５、２６、３９、４０ Dフリップフロ
ップ １３、１４、３３、３４、３５ ANDゲート
３８ R-Sフリップフロップ ２、１５、２２、３６ セレクタ ３、１６、２３、３７ 同期回路 ５、１８、２５、２６、３９、４０ Dフリップフロ
ップ １３、１４、３３、３４、３５ ANDゲート
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 25/40
H04L 12/00
H04L 29/00
H04J 3/00
H04L 7/00
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 第１のR-Sフリップフロップと第１のDフ
リップフロップからなり、トリガ信号を入力にもち、ク
ロックが供給される同期回路と、 前記同期回路の出力と前記トリガ信号とを入力にもち、
第２のDフリップフロップの出力が供給される選択手段
と、 データ転送の終了を知らせる第１の転送終了信号および
前記選択手段の出力を入力にもつ第２のR-Sフリップフ
ロップとを有し、 前記第２のDフリップフロップは前記第２のR-Sフリップ
フロップの出力および前記クロックを入力にもつことを
特徴とするモード切り替えインタフェース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08461294A JP3429844B2 (ja) | 1994-04-22 | 1994-04-22 | モード切り替えインタフェース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08461294A JP3429844B2 (ja) | 1994-04-22 | 1994-04-22 | モード切り替えインタフェース回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07297857A JPH07297857A (ja) | 1995-11-10 |
| JP3429844B2 true JP3429844B2 (ja) | 2003-07-28 |
Family
ID=13835526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08461294A Expired - Fee Related JP3429844B2 (ja) | 1994-04-22 | 1994-04-22 | モード切り替えインタフェース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3429844B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4206203B2 (ja) * | 1999-03-04 | 2009-01-07 | アルテラ コーポレイション | プログラマブルロジック集積回路デバイスの相互接続ならびに入力／出力リソース |
-
1994
- 1994-04-22 JP JP08461294A patent/JP3429844B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07297857A (ja) | 1995-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3002495B2 (ja) | クロック信号と非同期のデータ信号に関連する準安定事象を除去する回路 | |
| US5731715A (en) | Glitch-free clock enable circuit | |
| JP3784176B2 (ja) | データ送受信回路及びその方法 | |
| JP2000138568A (ja) | クロック信号切り換え装置 | |
| JP3524577B2 (ja) | 動的クロック切り換え回路 | |
| US5128970A (en) | Non-return to zero synchronizer | |
| JP3429844B2 (ja) | モード切り替えインタフェース回路 | |
| US6842052B2 (en) | Multiple asynchronous switching system | |
| JPH11509658A (ja) | 拡張されたチップ選択リセット装置および方法 | |
| JPH04239816A (ja) | 双方向入出力信号分離回路 | |
| JPH04287442A (ja) | フレーム保護装置 | |
| JPH06244739A (ja) | マルチプレクサ回路 | |
| CN114189323B (zh) | 通讯时钟复位信号处理电路及方法 | |
| JPH07146842A (ja) | バスインターフェース回路 | |
| JP3011047B2 (ja) | 位相比較回路 | |
| JP2665070B2 (ja) | バス回路 | |
| KR0170508B1 (ko) | 잡음 펄스 필터링 회로 | |
| JPH08329000A (ja) | 情報処理装置 | |
| JPH0998161A (ja) | クロック切替え回路 | |
| JPH01194014A (ja) | クロック切換装置 | |
| KR100237298B1 (ko) | 인터럽트 신호 발생 제어 장치 | |
| JP3930641B2 (ja) | 現用系・予備系切替方法および切替装置 | |
| JPH08274763A (ja) | 遅延時間測定装置 | |
| JP2930083B2 (ja) | パラレル／シリアル変換回路 | |
| JP2693798B2 (ja) | 制御信号発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030506 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |