JPH03100713A

JPH03100713A - 入出力共用化システム

Info

Publication number: JPH03100713A
Application number: JP1238049A
Authority: JP
Inventors: Hitoshi Sato; 等佐藤
Original assignee: NEC Engineering Ltd
Current assignee: NEC Engineering Ltd
Priority date: 1989-09-13
Filing date: 1989-09-13
Publication date: 1991-04-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】技術分野本発明は入出力共用化システムに関し、特に所定装置の
端子を入出力共用端子として使用可能化する入出力共用
化システムに関する。

従来技術従来、ディジタル信号回路においては、入力回路として
入力専用回路、出力回路として出力専用回路を別々のハ
ードウェアで用意しなければならなかった。

その従来の回路について第２図を用いて説明する。

第２図において、１２はＣＰＵであり、制御出力端子１
８及び制御入力端子１９を有している。

なお、実際にはこれら両端子と同様のものが多数設けら
れているものとする。

１６はディジタル出力回路、１７はディジタル入力回路
であり、２は出力端子、３は入力端子である。かかる回
路における出力動作は以下のようになる。まず、制御出
力端子１８からＣＰＵ１２により出力信号レベル“１”
が出力される。すると、ディジゲル出力回路１６、出力
端子２を経由して外部リレーの駆動部１４が駆動される
。これにより、外部リレーの図示せぬ接点が閉状態とな
り、図示せぬ装置の電源がオンとなる。

また、ＣＰＵ１２がリセットされると制御出力端子１８
は入力モードとなり、信号レベルが不定となるため、外
部リレーの駆動部１４は動作が不定となる。

一方、人力動作は以下のようになる。まず、外部装置の
異常等によって外部接点１５がメイクすると、入力端子
１３、ディジタル入力回路１７を経由して制御入力端子
１９に入力される。そして、ＣＰＵ１２が読込み動作を
行うことにより、外部接点１５がメイクしたことが検知
される。

しかし、上述した従来のディジタル信号回路においては
、入力用、出力用に別々のハードウェアを用意する必要
があり、制御装置等に組込む場合、人力信号数と出力信
号数とを先に決定しないと、用意すべき回路数の決定が
できず、システムアップが図れないという欠点があった
。

また、システムアップ後に入力信号数又は出力信号数が
変更になった場合、入力信号用又は出力信号用の回路数
の見直しを行い、再度のシステムアップが必要になると
いう欠点があフた。

また、ＣＰＵをリセットした場合、出力信号が安定しな
いという欠点もあった。

発明の目的本発明は上述した従来の欠点を解決するためになされた
ものであり、その目的は入力用回路と出力用回路とを共
通のハードウェアで実現可能とする入出力共用化システ
ムを提供することである。

発明の構成本発明による入出力共用化システムは、所定装置の入力
端子又は出力端子として使用される共用端子と、プルア
ップ信号を発生する第１の信号発生手段と、プルダウン
信号を発生する第２の信号発生手段と、制御信号に応じ
て前記プルアップ信号及びプルダウン信号を択一的に前
記共用端子に印加せしめるスイッチング手段と、前記共
用端子が入力端子として使用されるとき外部からの入力
信号の論理レベルに応じた信号を前記制御信号として送
出し、前記共用端子が出力端子として使用されるとき該
共用端子の論理レベルに応じた信号を前記制御信号とし
て送出するスイッチ制御手段と、前記共用端子が出力端
子として使用されるとき該共用端子の論理レベルに応じ
た信号を外部への出力信号として送出する外部信号送出
手段とを有することを特徴とする。

実施例以下、図面を用いて本発明の詳細な説明する。

第１図は本発明による入出力共用化システムの一実施例
の回路椿成図である。図において、本発明の一実施例に
よる入出力共用化システムはＣＰＵ１２と、入出力共用
端子である制御端子１と、パスライン１３と、エミッタ
接地され、インバータとして作用するトランジスタ２０
と、フォトカブラ８と、抵抗９とを含んで構成されてい
る。なお、必要であればトランジスタ２０のエミッタと
グランドとの間に抵抗を挿入すれば良い。

また、本実施例による入出力共用化システムはリレー駆
動部５と、リレー接点６及び７と、プルアップ抵抗１０
と、プルダウン抵抗１１とを含んで構成されている。な
お、２は出力端子、３は入力端子、４はグランドレベル
のコモン端子である。

制御端子１はＣＰＵ１２によって制御され、入力モード
又は出力モードの設定が可能となっている。つまり、入
力端子又は出力端子としての使い方ができるのである。

また、リレー接点６及び７はリレー駆動部５が駆動され
ることによりメイクし、また駆動解除によりブレイクす
る。

パスライン１３は、リレー接点７の状態により、プルア
ップ抵抗１０又はプルダウン抵抗１１に接続される。ま
た、制御端子１が人力モードの場合、パスライン１３の
信号レベルは、リレー接点７の状態によって決定される
。

ここで、リレー接点７がプルアップ抵抗１０側に接続さ
れている場合は、パスライン１３の信号レベルは１”に
設定される。一方、プルダウン抵抗１１側に接続されて
いる場合には、その信号レベルは“０”に設定される。

つまり、リレー接点７はプルアップ信号又はプルダウン
信号を択一的にパスライン１３、すなわち制御端子１に
印加していることになる。

また、パスライン１３の信号レベルが′１１のときには
トランジスタ２０がオン状態となり、フォトカブラ８の
発光側が発光する。つまり、フォトカブラ８はオン状態
となる。反対に、パスライン１３の信号レベルが０”の
ときにはトランジスタ２０がオフ状態となり、フォトカ
ブラ８の発光側は発光しない。つまり、フォトカブラ８
はオフ状態となる。

さらにまた、フォトカブラ８がオン状態のとき、リレー
駆動部５が駆動され、リレー接点６及び７がメイクする
。反対に、フォトカブラ８がオフ状態のとき、リレー駆
動部５は駆動されず、リレー接点６及び７はブレイクと
なる。

かかる構成からなる入出力共用化システムの動作につい
て出力モードの場合と、入力モードの場合とに分けて説
明する。

まず、出力モードの場合には、パスライン１３の信号レ
ベルは制御端子１の信号レベルにより決定される。ここ
で、制御端子１の出力レベルが“１〕”の場合は“０”
に設定され、出力レベルが１”の場合は“１”に設定さ
れる。

次に、出力動作について説明する。ここにいう出力動作
とは、出力端子２とコモン端子４との間に接続されてい
る外部リレーの駆動ｔ＄１４を駆動及び駆動解除する動
作を意味する。

制御端子１は、常時出力モードに設定される。

制御端子１は、通常信号レベル“０”が出力されており
、ＣＰＵ１２から出力命令を受けると制御端子１から信
号レベル“１°がパスライン１３に出力される。

パスライン１３の信号レベルは上述のように、制御端子
１の信号レベルにより決定されるため、′１°となって
フォトカブラ８をオン状態とする。

そのため、リレー駆動部５が駆動されてリレー接点６が
メイクし、出力端子２を介して外部リレーの駆動部１４
が駆動され、出力動作が行われる。

ＣＰＵ１２から出力解除命令を受け、制御端子１から信
号レベル“０“がパスライン１３に出力された場合も同
様の過程を経て、外部リレー１４が駆動解除される。

また、ＣＰＵ１２のリセット時には出力中の回路状態を
保持することができる。つまり、ＣＰＵ１２のリセット
時、制御端子１は出力モードから強制的に入力モードに
なってしまうが、プルアップ抵抗１０、プルダウン抵抗
１１、リレー接点７の働きにより、パスライン１３の信
号レベルは、リセット前の状態に保持されるのである。

すなわち、制御端子１の論理レベルに応じた信号がリレ
ー駆動部５に与えられ、このリレー駆動部５によって制
御されるリレー接点７がプルアップ信号又はプルダウン
信号を択一的に制御端子に与えているのである。さらに
、このリレー駆動部５によって制御されるリレー接点６
と電源電圧１６とが外部リレーの駆動部１４を駆動制御
しているのである。

次に、入力モードにおける人力動作について説明する。

ここにいう人力動作とは入力端子３とコモン端子４との
間に接続されている外部リレーの接点１５のメイク、ブ
レイクの状態をＣＰＵ１２が読込む動作を意味する。

制御端子１は、通常出力モードであり、出力の信号レベ
ルは“０”である。また、ＣＰＵ１２に対する入力要求
命令時には入力モードとなり、入力要求解除命令時には
再度出力モードとなり、出力の信号レベルは“０°とな
る。

外部リレーの接点１５がメイクし、グランドレベルの信
号が入力されると、リレー駆動部５が駆動され、リレー
接点７がメイクする。通常時、パスライン１３には制御
端子１より信号レベル“０”の出力が与えられているた
め、パスライン１３の信号レベルは“０”である。

ここで、ＣＰＵ１２が入力要求命令を実行すると制御端
子１が入力モードとなる。すると、パスライン１３の信
号レベルは、リレー接点７の状態で決定され、その信号
レベルは′１”となる。そして、ＣＰＵ１２は、制御端
子１から、その信号レベル“１”を読込み、外部接点１
５がメイクしたことを検知できる。

すなわち、外部からの入力信号がリレー駆動部５に与え
られ、このリレー駆動部５によって制御されるリレー接
点７がプルアップ信号又はプルダウン信号を択一的に制
御端子１に与えてえいるのである。

なお、ＣＰＵ１２は、読込み動作完了後人力要求解除命
令を実行し、制御端子１を再度出力モードとする必要が
ある。その理由は、制御端子ｌが人力モード時にはパス
ライン１３→トランジスタ２０→フオトカブラ８の経路
でも、リレー駆動部５を駆動しており、外部リレーの接
点１５がブレイクしたにもかかわらず、リレー駆動部５
の駆動を解除することができないからである。

つまり、本発明の入出力共用化システムを各種装置の端
子について採用すれば、その端子が入力端子又は出力端
子として使用されても柔軟に対応でき、他の回路を追加
することなくシステムアップが容易になるのである。

また、入力用、出力用に関係なく、端子のトータルの数
だけ決定されればその数だけ、同一の回路を用意すれば
済み、作業効率が向上するのである。

発明の詳細な説明したように本発明は、入力用と出力用とが別々に
構成されていたハードウェアを共通化したことにより、
入力、出力の回路数が変更になっても、回路の組合わせ
が不要であり、制御装置のシステムアップ作業が容易に
なる。という効果がある。

また、制御装置のＣＰＵをリセットしても、出力信号が
リセット前の状態を保持できるため、システムの運用に
影響を与えないとう効果もある。

【図面の簡単な説明】

第１図は本発明の実施例による人出カッ−角化システム
の回路構成図、第２図は従来のディジタル信号回路の概
略構成図である。主要部分の符号の説明１・・・・・・制御端子５・・・・・・リレー駆動部６．７・・・・・・リレー接点８・・・・・・フォトカプラ第１図

Claims

【特許請求の範囲】

（１）所定装置の入力端子又は出力端子として使用され
る共用端子と、プルアップ信号を発生する第１の信号発
生手段と、プルダウン信号を発生する第２の信号発生手
段と、制御信号に応じて前記プルアップ信号及びプルダ
ウン信号を択一的に前記共用端子に印加せしめるスイッ
チング手段と、前記共用端子が入力端子として使用され
るとき外部からの入力信号の論理レベルに応じた信号を
前記制御信号として送出し、前記共用端子が出力端子と
して使用されるとき該共用端子の論理レベルに応じた信
号を前記制御信号として送出するスイッチ制御手段と、
前記共用端子が出力端子として使用されるとき該共用端
子の論理レベルに応じた信号を外部への出力信号として
送出する外部信号送出手段とを有することを特徴とする
入出力共用化システム。