JPH05250204A - Ｌｓｉ化されたａｓｉｃマイコン - Google Patents
Ｌｓｉ化されたａｓｉｃマイコンInfo
- Publication number
- JPH05250204A JPH05250204A JP4047110A JP4711092A JPH05250204A JP H05250204 A JPH05250204 A JP H05250204A JP 4047110 A JP4047110 A JP 4047110A JP 4711092 A JP4711092 A JP 4711092A JP H05250204 A JPH05250204 A JP H05250204A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- lsi
- bus
- microcomputer
- ice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Bus Control (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】ＣＰＵをコアとしたＡＳＩＣマイコンを開発し
た場合、専用のＩＣＥを開発する必要が有るが、本発明
はこのＩＣＥを容易、安価かつ短期間に開発することを
目的とする。 【構成】ＣＰＵバスホールドライン７をアースすると、
ＣＰＵコア２からホールドアクノーレッジ信号８が出力
される。ＬＳＩバス選択回路１２は信号８を受けてバス
方向制御回路１４に対してバスコントロール信号１３を
出力する。これにより、ＣＰＵ２はバス４，５，６から
切り離され、Ｉ／Ｏコントローラ３ａ〜３ｎやメモリア
クセス制御回路１５は、汎用ＣＰＵＩＣＥ１６内のＩＣ
Ｅ用ＣＰＵにより制御可能になる。
た場合、専用のＩＣＥを開発する必要が有るが、本発明
はこのＩＣＥを容易、安価かつ短期間に開発することを
目的とする。 【構成】ＣＰＵバスホールドライン７をアースすると、
ＣＰＵコア２からホールドアクノーレッジ信号８が出力
される。ＬＳＩバス選択回路１２は信号８を受けてバス
方向制御回路１４に対してバスコントロール信号１３を
出力する。これにより、ＣＰＵ２はバス４，５，６から
切り離され、Ｉ／Ｏコントローラ３ａ〜３ｎやメモリア
クセス制御回路１５は、汎用ＣＰＵＩＣＥ１６内のＩＣ
Ｅ用ＣＰＵにより制御可能になる。
Description
【０００１】
【産業上の利用分野】本発明はＬＳＩ化されたＡＳＩＣ
マイコンに関するものであり、特にＡＳＩＣマイコン内
のＣＰＵを停止させてＣＰＵバスから切り離し、外部の
汎用ＣＰＵによりＡＳＩＣマイコン内のＩ／Ｏコントロ
ーラやユーザ回路を制御し、エミュレ−ションを行うの
に好適なＬＳＩ化されたＡＳＩＣマイコンに関する。
マイコンに関するものであり、特にＡＳＩＣマイコン内
のＣＰＵを停止させてＣＰＵバスから切り離し、外部の
汎用ＣＰＵによりＡＳＩＣマイコン内のＩ／Ｏコントロ
ーラやユーザ回路を制御し、エミュレ−ションを行うの
に好適なＬＳＩ化されたＡＳＩＣマイコンに関する。
【０００２】
【従来の技術】ＡＳＩＣマイコンは、ＣＰＵコアとＣＰ
Ｕ周辺のＩ／Ｏコントローラ、ユーザ回路を１チップに
集積し、小型／軽量／低消費電流を目的に短期間で開発
されている。
Ｕ周辺のＩ／Ｏコントローラ、ユーザ回路を１チップに
集積し、小型／軽量／低消費電流を目的に短期間で開発
されている。
【０００３】しかし、ＡＳＩＣマイコンを実装したシス
テムのソフトウェア開発を行うには、ＡＳＩＣマイコン
を開発する毎に、専用のインサーキット・エミュレータ
（以下、ＩＣＥと称する）を多くの費用と多くの時間を
かけて開発したり、またはデバック用評価パッケージを
本来開発するシステムパッケージ以外に用意して、デバ
ックを行う必要がある。なお、この種の装置として関連
するものには、特開平２−２６６４５２号公報に開示さ
れた発明が挙げられる。
テムのソフトウェア開発を行うには、ＡＳＩＣマイコン
を開発する毎に、専用のインサーキット・エミュレータ
（以下、ＩＣＥと称する）を多くの費用と多くの時間を
かけて開発したり、またはデバック用評価パッケージを
本来開発するシステムパッケージ以外に用意して、デバ
ックを行う必要がある。なお、この種の装置として関連
するものには、特開平２−２６６４５２号公報に開示さ
れた発明が挙げられる。
【０００４】
【発明が解決しようとする課題】ＡＳＩＣマイコンは、
ＣＰＵコアとＣＰＵ周辺のＩ／Ｏコントローラ、ユーザ
回路が組み込まれており通常の動作では、ＣＰＵからの
制御信号によりＣＰＵ周辺のＩ／Ｏコントローラ、ユー
ザ回路が制御され動作している。
ＣＰＵコアとＣＰＵ周辺のＩ／Ｏコントローラ、ユーザ
回路が組み込まれており通常の動作では、ＣＰＵからの
制御信号によりＣＰＵ周辺のＩ／Ｏコントローラ、ユー
ザ回路が制御され動作している。
【０００５】従って、ＬＳＩ内部のＣＰＵを外部から動
作を停止させＣＰＵバスから切離すと、ＣＰＵ周辺のＩ
／Ｏコントローラ、Ｉ／Ｏコントローラに接続されたユ
ーザ回路は制御できなくなるという問題点が有った。
作を停止させＣＰＵバスから切離すと、ＣＰＵ周辺のＩ
／Ｏコントローラ、Ｉ／Ｏコントローラに接続されたユ
ーザ回路は制御できなくなるという問題点が有った。
【０００６】また、ＩＣＥに使用するＣＰＵは、デバッ
クの機能を入れたＩＣＥ専用のエミュレーション・チッ
プを使用している。従って、ＣＰＵをコアにしたＡＳＩ
Ｃマイコン専用のＩＣＥを作るためには、ＡＳＩＣマイ
コンにもエミュレーション・チップと同様の機能を取り
込む必要が有り、ゲート数の増加、入出力ピンの増加、
および開発期間の増加をもたらすという問題点があっ
た。
クの機能を入れたＩＣＥ専用のエミュレーション・チッ
プを使用している。従って、ＣＰＵをコアにしたＡＳＩ
Ｃマイコン専用のＩＣＥを作るためには、ＡＳＩＣマイ
コンにもエミュレーション・チップと同様の機能を取り
込む必要が有り、ゲート数の増加、入出力ピンの増加、
および開発期間の増加をもたらすという問題点があっ
た。
【０００７】本発明は上記した従来技術の問題点に鑑み
成されたもので、ＬＳＩ内部のＣＰＵの動作を外部から
停止させＣＰＵバスから切離したとき、ＣＰＵ周辺のＩ
／Ｏコントローラやユーザ回路を外部の汎用ＣＰＵで制
御可能にすると共に、ＡＳＩＣマイコン内にエミュレー
ション・チップと同様の機能を取り込む必要性を無くし
たＬＳＩ化されたＡＳＩＣマイコンを提供することによ
り、容易、安価さらに短期間にＡＳＩＣマイコン専用Ｉ
ＣＥを作ることを目的としている。
成されたもので、ＬＳＩ内部のＣＰＵの動作を外部から
停止させＣＰＵバスから切離したとき、ＣＰＵ周辺のＩ
／Ｏコントローラやユーザ回路を外部の汎用ＣＰＵで制
御可能にすると共に、ＡＳＩＣマイコン内にエミュレー
ション・チップと同様の機能を取り込む必要性を無くし
たＬＳＩ化されたＡＳＩＣマイコンを提供することによ
り、容易、安価さらに短期間にＡＳＩＣマイコン専用Ｉ
ＣＥを作ることを目的としている。
【０００８】
【課題を解決するための手段】本発明のＬＳＩ化された
ＡＳＩＣマイコンは、ＣＰＵとＩ／Ｏコントローラと又
はユーザ回路とを含んで構成され、特に上記ＬＳＩの外
部端子を介して、ＬＳＩ内部に組み込んだＣＰＵを停止
させると共に、上記ＣＰＵをＣＰＵバスから切り離し、
かつ上記ＬＳＩの外部端子に接続された上記ＣＰＵバス
を介して、上記ＬＳＩ内部のＩ／Ｏコントローラとユー
ザ回路を外部ＣＰＵと接続する手段を備えたことを特徴
としている。
ＡＳＩＣマイコンは、ＣＰＵとＩ／Ｏコントローラと又
はユーザ回路とを含んで構成され、特に上記ＬＳＩの外
部端子を介して、ＬＳＩ内部に組み込んだＣＰＵを停止
させると共に、上記ＣＰＵをＣＰＵバスから切り離し、
かつ上記ＬＳＩの外部端子に接続された上記ＣＰＵバス
を介して、上記ＬＳＩ内部のＩ／Ｏコントローラとユー
ザ回路を外部ＣＰＵと接続する手段を備えたことを特徴
としている。
【０００９】
【作用】本発明によれば、ＡＳＩＣマイコン内部のＣＰ
Ｕ周辺のＩ／Ｏコントローラやメモリコントローラ等の
ユーザ回路は、ＡＳＩＣマイコン内部のＣＰＵから完全
に切り離されているとともに、ＡＳＩＣマイコン外部か
らのＣＰＵバス信号で制御が可能になっている。従っ
て、ＬＳＩ内部のＣＰＵ周辺のＩ／Ｏコントローラやメ
モリコントローラ等のユーザ回路は、ＬＳＩに集積され
たＩ／Ｏデバイスとして、外部のＣＰＵから制御するこ
とができる。
Ｕ周辺のＩ／Ｏコントローラやメモリコントローラ等の
ユーザ回路は、ＡＳＩＣマイコン内部のＣＰＵから完全
に切り離されているとともに、ＡＳＩＣマイコン外部か
らのＣＰＵバス信号で制御が可能になっている。従っ
て、ＬＳＩ内部のＣＰＵ周辺のＩ／Ｏコントローラやメ
モリコントローラ等のユーザ回路は、ＬＳＩに集積され
たＩ／Ｏデバイスとして、外部のＣＰＵから制御するこ
とができる。
【００１０】したがって、外部のＣＰＵとして汎用のＩ
ＣＥをそのまま接続して使用することができるため、デ
バック機能／性能は、コアとしたＣＰＵの汎用ＩＣＥと
全く同様なものができることになる。
ＣＥをそのまま接続して使用することができるため、デ
バック機能／性能は、コアとしたＣＰＵの汎用ＩＣＥと
全く同様なものができることになる。
【００１１】したがって、本発明によれば、ＬＳＩ内部
のＣＰＵの動作を外部から停止させ、ＣＰＵバスから切
離したとき、ＣＰＵ周辺のＩ／Ｏコントローラやユーザ
回路を外部の汎用ＣＰＵで制御することが可能になり、
かつＡＳＩＣマイコン内にエミュレーション・チップと
同様の機能を取り込む必要性を無くしたＬＳＩ化された
ＡＳＩＣマイコンを提供することができる。
のＣＰＵの動作を外部から停止させ、ＣＰＵバスから切
離したとき、ＣＰＵ周辺のＩ／Ｏコントローラやユーザ
回路を外部の汎用ＣＰＵで制御することが可能になり、
かつＡＳＩＣマイコン内にエミュレーション・チップと
同様の機能を取り込む必要性を無くしたＬＳＩ化された
ＡＳＩＣマイコンを提供することができる。
【００１２】
【実施例】以下添付の図面を用いて、本発明の一実施例
について説明する。図１は、ＣＰＵコアを備えたＡＳＩ
Ｃマイコンと既存の汎用ＩＣＥをバスで接続した例を示
すブロック図である。図１において、ＡＳＩＣマイコン
１は、ＣＰＵコア２を採用したＬＳＩで構成され、ＡＳ
ＩＣマイコン１の内部には、周辺機器用の複数のＩ／Ｏ
コントローラ３ａ〜３ｎと、ＣＰＵバスとしてデータバ
ス４およびアドレスバス５およびリード／ライトを制御
するコントロールバス６と、ＬＳＩバス選択回路１２
と、バス方向制御回路１４と、メモリアクセス制御回路
１５とが設けられている。メモリアクセス制御回路１５
は、ユーザ回路の一例であり、ＣＰＵコア２からのコン
トロール、またはＡＳＩＣマイコン１の外部（汎用ＣＰ
ＵＩＣＥ１６）からのコントロールにより、メモリアド
レスバス９とメモリデータバス１０とメモリコントロー
ルバス１１を介して、外部メモリ（図示せず）のメモリ
リード／ライト制御を行う。
について説明する。図１は、ＣＰＵコアを備えたＡＳＩ
Ｃマイコンと既存の汎用ＩＣＥをバスで接続した例を示
すブロック図である。図１において、ＡＳＩＣマイコン
１は、ＣＰＵコア２を採用したＬＳＩで構成され、ＡＳ
ＩＣマイコン１の内部には、周辺機器用の複数のＩ／Ｏ
コントローラ３ａ〜３ｎと、ＣＰＵバスとしてデータバ
ス４およびアドレスバス５およびリード／ライトを制御
するコントロールバス６と、ＬＳＩバス選択回路１２
と、バス方向制御回路１４と、メモリアクセス制御回路
１５とが設けられている。メモリアクセス制御回路１５
は、ユーザ回路の一例であり、ＣＰＵコア２からのコン
トロール、またはＡＳＩＣマイコン１の外部（汎用ＣＰ
ＵＩＣＥ１６）からのコントロールにより、メモリアド
レスバス９とメモリデータバス１０とメモリコントロー
ルバス１１を介して、外部メモリ（図示せず）のメモリ
リード／ライト制御を行う。
【００１３】図１に示すように、ＡＳＩＣマイコン１に
は、バス方向制御回路１４を介して、汎用ＣＰＵＩＣＥ
１６が接続されている。汎用ＣＰＵＩＣＥ１６は、ＩＣ
Ｅ用ＣＰＵ１７と、ＩＣＥ用バスコントローラ２０とＩ
ＣＥ用プログラムＲＯＭ２１を有して構成されている。
は、バス方向制御回路１４を介して、汎用ＣＰＵＩＣＥ
１６が接続されている。汎用ＣＰＵＩＣＥ１６は、ＩＣ
Ｅ用ＣＰＵ１７と、ＩＣＥ用バスコントローラ２０とＩ
ＣＥ用プログラムＲＯＭ２１を有して構成されている。
【００１４】ＩＣＥ用としてＡＳＩＣマイコン１を使用
する場合には、最初にＣＰＵバスホールドライン７をア
ースして、ＣＰＵコア２の動作を停止させると共に、Ｃ
ＰＵコア２からホールドアクノーレッジ信号８を出力
し、ＣＰＵバスであるデータバス４とアドレスバス５と
コントロールバス６からＣＰＵコア２を電気的に切り離
す。すなわち、ホールドアクノーレッジ信号８はＬＳＩ
バス選択回路１２に入力され、ＬＳＩバス選択回路１２
がバスコントロール信号１３をバス方向制御回路１４に
出力する。これにより、バス方向制御回路１４は、バス
の方向をＡＳＩＣマイコン１の内部がスレーブになるよ
うにする。この動作により、ＡＳＩＣマイコン１の内部
にあるＩ／Ｏコントローラ３〜３ｎとメモリアクセス制
御回路１５が外部ＣＰＵバスから制御できるようにな
る。
する場合には、最初にＣＰＵバスホールドライン７をア
ースして、ＣＰＵコア２の動作を停止させると共に、Ｃ
ＰＵコア２からホールドアクノーレッジ信号８を出力
し、ＣＰＵバスであるデータバス４とアドレスバス５と
コントロールバス６からＣＰＵコア２を電気的に切り離
す。すなわち、ホールドアクノーレッジ信号８はＬＳＩ
バス選択回路１２に入力され、ＬＳＩバス選択回路１２
がバスコントロール信号１３をバス方向制御回路１４に
出力する。これにより、バス方向制御回路１４は、バス
の方向をＡＳＩＣマイコン１の内部がスレーブになるよ
うにする。この動作により、ＡＳＩＣマイコン１の内部
にあるＩ／Ｏコントローラ３〜３ｎとメモリアクセス制
御回路１５が外部ＣＰＵバスから制御できるようにな
る。
【００１５】前記したように、ＡＳＩＣマイコン１の外
部には、汎用ＣＰＵＩＣＥ１６がＡＳＩＣマイコン１の
ＣＰＵバスに接続されている。ＡＳＩＣマイコン１内部
のＩ／Ｏコントローラ３ａ〜３ｎとメモリアクセス制御
回路１５は、バス方向制御回路１４を通じて汎用ＣＰＵ
ＩＣＥ１６でコントロールできることになる。
部には、汎用ＣＰＵＩＣＥ１６がＡＳＩＣマイコン１の
ＣＰＵバスに接続されている。ＡＳＩＣマイコン１内部
のＩ／Ｏコントローラ３ａ〜３ｎとメモリアクセス制御
回路１５は、バス方向制御回路１４を通じて汎用ＣＰＵ
ＩＣＥ１６でコントロールできることになる。
【００１６】ここで、汎用ＣＰＵＩＣＥ１６の動作説明
をすると、ＩＣＥ用ＣＰＵ１７はＩＣＥバスコントロー
ラ２０を介してＡＳＩＣマイコン１のＣＰＵバスに接続
され、通常ＡＳＩＣマイコン１の内部のＣＰＵコア２と
同様の動作をしている。この状態において、汎用ＣＰＵ
ＩＣＥ１６のコンソール（図示せず）で一時停止キーが
押下されると、ＩＣＥコントローラ（図示せず）からＣ
ＰＵブレイク信号１８が出力され、ＩＣＥ用ＣＰＵ１７
に入力される。これによって、ＩＣＥ用ＣＰＵ１７は一
時停止すると共に、ブレイクアクノーレッジ信号１９を
返す。ブレイクアクノーレッジ信号１９はＩＣＥバスコ
ントローラ２０に入力され、これによりＩＣＥバスコン
トローラ２０はＡＳＩＣマイコン１のＣＰＵバスから切
り離す。ＩＣＥ用ＣＰＵ１７は、ＩＣＥ用プログラムＲ
ＯＭ２１によりＩＣＥの動作を実行する。ＩＣＥコント
ローラからのＣＰＵブレイク信号１８が解除されること
により、ＩＣＥ用ＣＰＵ１７はＡＳＩＣマイコン１のＣ
ＰＵバスに再び接続され動作を続行する。
をすると、ＩＣＥ用ＣＰＵ１７はＩＣＥバスコントロー
ラ２０を介してＡＳＩＣマイコン１のＣＰＵバスに接続
され、通常ＡＳＩＣマイコン１の内部のＣＰＵコア２と
同様の動作をしている。この状態において、汎用ＣＰＵ
ＩＣＥ１６のコンソール（図示せず）で一時停止キーが
押下されると、ＩＣＥコントローラ（図示せず）からＣ
ＰＵブレイク信号１８が出力され、ＩＣＥ用ＣＰＵ１７
に入力される。これによって、ＩＣＥ用ＣＰＵ１７は一
時停止すると共に、ブレイクアクノーレッジ信号１９を
返す。ブレイクアクノーレッジ信号１９はＩＣＥバスコ
ントローラ２０に入力され、これによりＩＣＥバスコン
トローラ２０はＡＳＩＣマイコン１のＣＰＵバスから切
り離す。ＩＣＥ用ＣＰＵ１７は、ＩＣＥ用プログラムＲ
ＯＭ２１によりＩＣＥの動作を実行する。ＩＣＥコント
ローラからのＣＰＵブレイク信号１８が解除されること
により、ＩＣＥ用ＣＰＵ１７はＡＳＩＣマイコン１のＣ
ＰＵバスに再び接続され動作を続行する。
【００１７】図２は、図１に示すＡＳＩＣマイコン１と
汎用ＣＰＵＩＣＥ１６の組合せを物理的な構成で示した
もので、ＡＳＩＣマイコン１を搭載したバッファ・ボー
ド２２に汎用ＣＰＵＩＣＥ１６を接続する事により、専
用ＩＣＥ２３を構成した状態を示している。できあがっ
た専用ＩＣＥ２３のプローブをターゲットのシステムボ
ード２４に取り付けることにより、システムソフトデバ
ックを行うことができる。
汎用ＣＰＵＩＣＥ１６の組合せを物理的な構成で示した
もので、ＡＳＩＣマイコン１を搭載したバッファ・ボー
ド２２に汎用ＣＰＵＩＣＥ１６を接続する事により、専
用ＩＣＥ２３を構成した状態を示している。できあがっ
た専用ＩＣＥ２３のプローブをターゲットのシステムボ
ード２４に取り付けることにより、システムソフトデバ
ックを行うことができる。
【００１８】以上の様に、ＡＳＩＣマイコン１内部のＣ
ＰＵコア２を停止・切離し可能な構成にすることによ
り、汎用ＣＰＵＩＣＥ１６との組合せにより、容易に専
用ＩＣＥ２３を作りだすことができる。
ＰＵコア２を停止・切離し可能な構成にすることによ
り、汎用ＣＰＵＩＣＥ１６との組合せにより、容易に専
用ＩＣＥ２３を作りだすことができる。
【００１９】本実施例によれば、汎用のほとんどのＣＰ
Ｕに対して適用が可能で、汎用ＣＰＵコアとした多くの
種類のＬＳＩを開発しても、容易かつ安価かつ短期間に
ＡＳＩＣマイコン専用ＩＣＥを作り出すことができる。
Ｕに対して適用が可能で、汎用ＣＰＵコアとした多くの
種類のＬＳＩを開発しても、容易かつ安価かつ短期間に
ＡＳＩＣマイコン専用ＩＣＥを作り出すことができる。
【００２０】
【発明の効果】本発明によれば、ＬＳＩ内部のＣＰＵの
動作を外部から停止させ、ＣＰＵバスから切離したと
き、ＣＰＵ周辺のＩ／Ｏコントローラやユーザ回路を外
部の汎用ＣＰＵで制御することが可能になり、かつＡＳ
ＩＣマイコン内にエミュレーション・チップと同様の機
能を取り込む必要性を無くしたＬＳＩ化されたＡＳＩＣ
マイコンを提供することにより、容易、安価さらに短期
間にＡＳＩＣマイコン専用ＩＣＥを作ることことが可能
になる。
動作を外部から停止させ、ＣＰＵバスから切離したと
き、ＣＰＵ周辺のＩ／Ｏコントローラやユーザ回路を外
部の汎用ＣＰＵで制御することが可能になり、かつＡＳ
ＩＣマイコン内にエミュレーション・チップと同様の機
能を取り込む必要性を無くしたＬＳＩ化されたＡＳＩＣ
マイコンを提供することにより、容易、安価さらに短期
間にＡＳＩＣマイコン専用ＩＣＥを作ることことが可能
になる。
【図１】本発明の一実施例を示すブロック。
【図２】ＳＡＩＣマイコンと既存のＩＣＥを物理的に接
続した状態を示すブロック図。
続した状態を示すブロック図。
１…ＡＳＩＣマイコン、２…ＣＰＵコア、３…Ｉ／Ｏコ
ントローラ、４…データバス、５…アドレスバス、６…
コントロールバス、７…ＣＰＵバスホールドライン、８
…ホールドアクノーレッジ信号、９…メモリアドレスバ
ス、１０…メモリデータバス、１１…メモリコントロー
ルバス、１２…ＬＳＩバス選択回路、１３…バスコント
ロール信号、１４…バス方向制御回路、１５…メモリア
クセス制御回路、１６…汎用ＣＰＵＩＣＥ、１７…ＩＣ
Ｅ用ＣＰＵ、１８…ＣＰＵブレイク信号、１９…ブレイ
クアクノーレッジ信号、２０…ＩＣＥバスコントロー
ラ、２１…ＩＣＥ用プログラムＲＯＭ、２２…バッファ
・ボード、２３…専用ＩＣＥ、２４…システムボード。
ントローラ、４…データバス、５…アドレスバス、６…
コントロールバス、７…ＣＰＵバスホールドライン、８
…ホールドアクノーレッジ信号、９…メモリアドレスバ
ス、１０…メモリデータバス、１１…メモリコントロー
ルバス、１２…ＬＳＩバス選択回路、１３…バスコント
ロール信号、１４…バス方向制御回路、１５…メモリア
クセス制御回路、１６…汎用ＣＰＵＩＣＥ、１７…ＩＣ
Ｅ用ＣＰＵ、１８…ＣＰＵブレイク信号、１９…ブレイ
クアクノーレッジ信号、２０…ＩＣＥバスコントロー
ラ、２１…ＩＣＥ用プログラムＲＯＭ、２２…バッファ
・ボード、２３…専用ＩＣＥ、２４…システムボード。
Claims (1)
- 【請求項１】ＣＰＵとＩ／Ｏコントローラとユーザ回路
とを含んで構成されているＬＳＩ化されたＡＳＩＣマイ
コンにおいて、 上記ＬＳＩの外部端子を介して、ＬＳＩ内部に組み込ん
だＣＰＵを停止させると共に、上記ＣＰＵをＣＰＵバス
から切り離し、かつ上記ＬＳＩの外部端子に接続された
上記ＣＰＵバスを介して、上記ＬＳＩ内部のＩ／Ｏコン
トローラとユーザ回路を外部ＣＰＵと接続する手段を備
えたことを特徴とするＬＳＩ化されたＡＳＩＣマイコ
ン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4047110A JPH05250204A (ja) | 1992-03-04 | 1992-03-04 | Ｌｓｉ化されたａｓｉｃマイコン |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4047110A JPH05250204A (ja) | 1992-03-04 | 1992-03-04 | Ｌｓｉ化されたａｓｉｃマイコン |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05250204A true JPH05250204A (ja) | 1993-09-28 |
Family
ID=12766047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4047110A Pending JPH05250204A (ja) | 1992-03-04 | 1992-03-04 | Ｌｓｉ化されたａｓｉｃマイコン |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05250204A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005316643A (ja) * | 2004-04-28 | 2005-11-10 | Fuji Xerox Co Ltd | 無線データ送受信システムのｃｐｕエミュレータ |
| WO2010087140A1 (ja) * | 2009-01-30 | 2010-08-05 | 三菱電機株式会社 | 状態表示装置 |
-
1992
- 1992-03-04 JP JP4047110A patent/JPH05250204A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005316643A (ja) * | 2004-04-28 | 2005-11-10 | Fuji Xerox Co Ltd | 無線データ送受信システムのｃｐｕエミュレータ |
| WO2010087140A1 (ja) * | 2009-01-30 | 2010-08-05 | 三菱電機株式会社 | 状態表示装置 |
| CN102301341A (zh) * | 2009-01-30 | 2011-12-28 | 三菱电机株式会社 | 状态显示装置 |
| JPWO2010087140A1 (ja) * | 2009-01-30 | 2012-08-02 | 三菱電機株式会社 | 状態表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5546563A (en) | Single chip replacement upgradeable computer motherboard with enablement of inserted upgrade CPU chip | |
| US5551012A (en) | Single socket upgradeable computer motherboard with automatic detection and socket reconfiguration for inserted CPU chip | |
| EP0165517A2 (en) | Emulator for non-fixed instruction set VLSI devices | |
| JPS5968004A (ja) | 車載用コンピユ−タのフエイルセ−フ方法 | |
| US7437283B2 (en) | System for evaluating target board by using evaluation microcomputer in which storage of environment data are powered by evaluation tool | |
| JPH05250204A (ja) | Ｌｓｉ化されたａｓｉｃマイコン | |
| US20050192791A1 (en) | Method for emulating an integrated circuit and semiconductor chip for practicing the method | |
| JP2793540B2 (ja) | エミュレーション装置 | |
| JP3129397B2 (ja) | マイクロコンピュータ用エミュレーション装置 | |
| JPS6151578A (ja) | 電子回路装置障害診断方式 | |
| JP2861001B2 (ja) | 入出力回路 | |
| JP3110418B2 (ja) | インサーキットエミュレータおよび制御方法 | |
| JP2836038B2 (ja) | 鉄道車両用制御装置 | |
| JPS6318445A (ja) | マイクロコンピユ−タ開発支援装置 | |
| JP2002110925A (ja) | システムｌｓｉ | |
| JP2558902B2 (ja) | 半導体集積回路装置 | |
| JP2792491B2 (ja) | エミュレーション装置 | |
| JPH05334460A (ja) | シングルチップマイクロコンピュータ | |
| JPH0827740B2 (ja) | デ−タ処理装置 | |
| JPH04238278A (ja) | 半導体装置 | |
| JPS6371739A (ja) | マイクロコンピユ−タシステムの監視装置 | |
| JPH1185559A (ja) | エミュレータ | |
| JPH04302464A (ja) | 集積回路装置 | |
| JPH01217649A (ja) | マイクロコンピュータ | |
| JPH0934864A (ja) | シングルチップマイクロコンピュータ |