JPH0383143A - エミュレーション回路装置 - Google Patents
エミュレーション回路装置Info
- Publication number
- JPH0383143A JPH0383143A JP1220612A JP22061289A JPH0383143A JP H0383143 A JPH0383143 A JP H0383143A JP 1220612 A JP1220612 A JP 1220612A JP 22061289 A JP22061289 A JP 22061289A JP H0383143 A JPH0383143 A JP H0383143A
- Authority
- JP
- Japan
- Prior art keywords
- input
- emulation mode
- emulation
- output port
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ｌチップマイクロコンピュータ等に設けられ
るエミュレーション回路装置に関する。
るエミュレーション回路装置に関する。
［従来の技術とその課題］
ｌチップマイクロコンピュータ等の設計時、あるいは性
能検査時には、当該マイクロコンピュータに備わる中央
演算処理装置（以下ＣＰＵと記す）を使用せずに当該マ
イクロコンピュータの外部に別個に設けたＣＰＵにて演
算処理を行うエミュレーションモードがある。
能検査時には、当該マイクロコンピュータに備わる中央
演算処理装置（以下ＣＰＵと記す）を使用せずに当該マ
イクロコンピュータの外部に別個に設けたＣＰＵにて演
算処理を行うエミュレーションモードがある。
エミュレーションモード機能を有する従来のマイクロコ
ンピュータではエミュレーションモード専用の入出力ポ
ートが設けられていないので、エミュレーションモード
時には、１チツプマイクロコンピユータ内のＣＰＵに接
続されているこの１チツプマイクロコンピユータの入出
力ポートを不動作な状態とすることで得られる上記入出
力ポートをエミュレーション入出力ポートに設定してい
た。
ンピュータではエミュレーションモード専用の入出力ポ
ートが設けられていないので、エミュレーションモード
時には、１チツプマイクロコンピユータ内のＣＰＵに接
続されているこの１チツプマイクロコンピユータの入出
力ポートを不動作な状態とすることで得られる上記入出
力ポートをエミュレーション入出力ポートに設定してい
た。
尚、ＣＰＵ全体の開発等のためにはｌチップマイクロコ
ンピュータ全体の論理回路が必要である。
ンピュータ全体の論理回路が必要である。
しかし上述したようにエミュレーションモード用の入出
力ポートを設定するために、エミュレーションモード時
にはｌチップマイクロコンピュータ内の、ＣＰＵに接続
されている、内部回路の一部を不動作とする必要があり
、このためにはこのマイクロコンピユータの外部にその
不動作とする内部回路を作成しなければならない。
力ポートを設定するために、エミュレーションモード時
にはｌチップマイクロコンピュータ内の、ＣＰＵに接続
されている、内部回路の一部を不動作とする必要があり
、このためにはこのマイクロコンピユータの外部にその
不動作とする内部回路を作成しなければならない。
したがって、このような内部回路の開発、いわゆるソフ
ト開発ツールの開発に手間がかかり、又、作成した内部
回路では動作に異常が現れなくとも、エミュレーション
モードを解き、その内部回路と同様の回路をマイクロコ
ンピュータ内に作成しｌチップマイクロコンピュータに
て動作させた場合には動作に異常が現れる場合がある。
ト開発ツールの開発に手間がかかり、又、作成した内部
回路では動作に異常が現れなくとも、エミュレーション
モードを解き、その内部回路と同様の回路をマイクロコ
ンピュータ内に作成しｌチップマイクロコンピュータに
て動作させた場合には動作に異常が現れる場合がある。
このように１チツプマイクロコンピユータの外部にエミ
ュレーションモード用の回路を作成することは信頼性に
も欠けるという問題点があった。
ュレーションモード用の回路を作成することは信頼性に
も欠けるという問題点があった。
本発明はこのような問題点を解決するためになされたも
ので、エミュレーションモードを実行するためにエミュ
レーションモード用入出力ポートを作成するための回路
をｌチップマイクロコンピュータの外部に構成しなくて
もよく、又、信頼性の高いエミュレーション回路装置を
提供することを目的とする。
ので、エミュレーションモードを実行するためにエミュ
レーションモード用入出力ポートを作成するための回路
をｌチップマイクロコンピュータの外部に構成しなくて
もよく、又、信頼性の高いエミュレーション回路装置を
提供することを目的とする。
［課題を解決するための手段］
本発明は、エミュレーションモード機能が備わるマイク
ロコンピュータ内のエミュレーション回路装置において
、 エミュレーションモード時におけるデータのみが入出力
するエミュレーションモード専用の入出力ポートと、 通常モード時には上記入出力ポートと外部との電気的接
続を遮断する遮断回路と、を備えたことを特徴とする。
ロコンピュータ内のエミュレーション回路装置において
、 エミュレーションモード時におけるデータのみが入出力
するエミュレーションモード専用の入出力ポートと、 通常モード時には上記入出力ポートと外部との電気的接
続を遮断する遮断回路と、を備えたことを特徴とする。
［作用］
このように構成することで入出力ポートは、通常モード
時とエミュレーションモード時との共有ではなくなり、
従来エミュレーションモード時におけるデータの入出力
のために入出力ポートの一部をエミュレーションモード
用とするためにマイクロコンピュータの外部に設けた内
部回路は設ける必要がなくなる。
時とエミュレーションモード時との共有ではなくなり、
従来エミュレーションモード時におけるデータの入出力
のために入出力ポートの一部をエミュレーションモード
用とするためにマイクロコンピュータの外部に設けた内
部回路は設ける必要がなくなる。
［実施例〕
本発明のエミュレーション回路装置の一実施例を示す第
１図において、ｌはｌチップマイクロコンピュータに設
けられる、エミュレーションモード専用のデータ入出力
ポートである。
１図において、ｌはｌチップマイクロコンピュータに設
けられる、エミュレーションモード専用のデータ入出力
ポートである。
エミュレーションモード設定信号が供給されるエミュレ
ーションモード設定信号入力端子２が入力側に接続され
る論理回路３は、エミュレーションモードが設定された
ときにはエミュレーションモード入出力ポート１を入出
力状態とし、通常モード時には上記人出ノＪポートｌを
電気的に遮断する信号をスイッチ４に送出する。
ーションモード設定信号入力端子２が入力側に接続され
る論理回路３は、エミュレーションモードが設定された
ときにはエミュレーションモード入出力ポート１を入出
力状態とし、通常モード時には上記人出ノＪポートｌを
電気的に遮断する信号をスイッチ４に送出する。
スイッチ４の一端は上記エミュレーションモード入出力
ポートｌに接続され、スイッチ４の他端は１チツプマイ
クロコンピユータ内の内部回路に１妾続されている。
ポートｌに接続され、スイッチ４の他端は１チツプマイ
クロコンピユータ内の内部回路に１妾続されている。
又、スイッチ４は、第２図に示すような構成からなり、
エミュレーションモードが設定されたときのみ論理回路
３が送出する制御信号にてオン状態となり、通常モード
時には、入力ポートはトランジスタ４ａにてプルアップ
され、出力ポートは論理回路３より送出される信号にて
バッファ４ｂンモード入出力ポート１は外部と電気的に
遮断される。又、エミュレーションモード出力ポート５
は、エミュレーションモード時のみ内部回路と接続され
内部回路が送出する信号を外部へ出力する端子である。
エミュレーションモードが設定されたときのみ論理回路
３が送出する制御信号にてオン状態となり、通常モード
時には、入力ポートはトランジスタ４ａにてプルアップ
され、出力ポートは論理回路３より送出される信号にて
バッファ４ｂンモード入出力ポート１は外部と電気的に
遮断される。又、エミュレーションモード出力ポート５
は、エミュレーションモード時のみ内部回路と接続され
内部回路が送出する信号を外部へ出力する端子である。
又、エミュレーションモード出力ポート５も、エミュレ
ーションモード時以外は論理回路３よりＨレベルの信号
が供給され、ハイインピーダンス状態となる。
ーションモード時以外は論理回路３よりＨレベルの信号
が供給され、ハイインピーダンス状態となる。
尚、第１図に示すエミュレーション回路装置の回路図を
第３図に示し、第１図に示す構成部分を表す部位には同
じ符号を付している。
第３図に示し、第１図に示す構成部分を表す部位には同
じ符号を付している。
このように構成されるエミュレーション回路装置におい
ては、エミュレーションモード設定信号入力端子２にエ
ミュレーションモード設定信号が供給されたとき、スイ
ッチ４は論理回路３が論理動作を行うことで送出される
制御信号にてオン状態となる。よってエミュレーション
モード入出力ポートｌと、本実施例のエミュレーション
回路装置が設けられる１チップマイクロコンピュータ内
ジョンモード出力ポート５についても同様である。
ては、エミュレーションモード設定信号入力端子２にエ
ミュレーションモード設定信号が供給されたとき、スイ
ッチ４は論理回路３が論理動作を行うことで送出される
制御信号にてオン状態となる。よってエミュレーション
モード入出力ポートｌと、本実施例のエミュレーション
回路装置が設けられる１チップマイクロコンピュータ内
ジョンモード出力ポート５についても同様である。
尚、上述したようにエミュレーションモード用の入出力
ポートを設けたことより、ｌチップマイクロコンピュー
タに設けられる入出力ポートの数は増加するが、通常モ
ード時にはスイッチ４はハイインピーダンス状態となる
のでエミュレーシちンモード入出力ポートｌを介して充
放電することはなく、入出力ポート数が増加することに
よるｌチップマイクロコンピュータの消費電力の増加防
止を図っている。又、エミュレーンヨンモード出力ポー
ト５についても同様である。
ポートを設けたことより、ｌチップマイクロコンピュー
タに設けられる入出力ポートの数は増加するが、通常モ
ード時にはスイッチ４はハイインピーダンス状態となる
のでエミュレーシちンモード入出力ポートｌを介して充
放電することはなく、入出力ポート数が増加することに
よるｌチップマイクロコンピュータの消費電力の増加防
止を図っている。又、エミュレーンヨンモード出力ポー
ト５についても同様である。
このように本実施例のエミュレーション回路装置ではエ
ミュレーションモード時専用の入出力ポートを設けたの
で、１チツプマイクロコンピユータ内の内部回路と外部
装置とが直接にデータ交換ができることより、エミュレ
ーションモード用の入出力ポートの作成のため、ｌチッ
プマイクロコンピュータの外部に作成していた内部回路
を作成する必要がなくなる。したがって、ソフト開発ツ
ールの開発が容易となる。又、上記内部回路を必要とす
る場合でも上記ツールの規模を縮小することができるの
で、ソフト開発における信頼性が高くなる。
ミュレーションモード時専用の入出力ポートを設けたの
で、１チツプマイクロコンピユータ内の内部回路と外部
装置とが直接にデータ交換ができることより、エミュレ
ーションモード用の入出力ポートの作成のため、ｌチッ
プマイクロコンピュータの外部に作成していた内部回路
を作成する必要がなくなる。したがって、ソフト開発ツ
ールの開発が容易となる。又、上記内部回路を必要とす
る場合でも上記ツールの規模を縮小することができるの
で、ソフト開発における信頼性が高くなる。
［発明の効果］
以上詳述したように本発明によれば、エミュレーション
モード時におけるデータのみが入出力するエミュレーシ
ョンモード用の入出力ポートを備えたことより、エミュ
レーションモード用の入出力ポート作成のための回路を
１チツプマイクロコンピユータの外部に構成しなくても
よく、又、信頼性の高いエミュレーション回路装置を提
供することができる。
モード時におけるデータのみが入出力するエミュレーシ
ョンモード用の入出力ポートを備えたことより、エミュ
レーションモード用の入出力ポート作成のための回路を
１チツプマイクロコンピユータの外部に構成しなくても
よく、又、信頼性の高いエミュレーション回路装置を提
供することができる。
第１図は本発明のエミュレーション回路装置の構成の一
実施例を示すブロック図、第２図は第１図に示すスイッ
チの構成を示す回路図、第３図は第１図に示すブロック
図の具体的回路図である。 ■・・・エミュレーションモード入出力ポート、２・・
・エミュレーシ３ンモード設定信号入力端子、３・・・
論理回路、 ４・・・スイッチ。
実施例を示すブロック図、第２図は第１図に示すスイッ
チの構成を示す回路図、第３図は第１図に示すブロック
図の具体的回路図である。 ■・・・エミュレーションモード入出力ポート、２・・
・エミュレーシ３ンモード設定信号入力端子、３・・・
論理回路、 ４・・・スイッチ。
Claims (1)
- （１）エミュレーションモード機能が備わるマイクロコ
ンピュータ内のエミュレーション回路装置において、 エミュレーションモード時におけるデータのみが入出力
するエミュレーションモード専用の入出力ポートと、 通常モード時には上記入出力ポートと外部との電気的接
続を遮断する遮断回路と、を備えたことを特徴とするエ
ミュレーション回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1220612A JPH0383143A (ja) | 1989-08-28 | 1989-08-28 | エミュレーション回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1220612A JPH0383143A (ja) | 1989-08-28 | 1989-08-28 | エミュレーション回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0383143A true JPH0383143A (ja) | 1991-04-09 |
Family
ID=16753702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1220612A Pending JPH0383143A (ja) | 1989-08-28 | 1989-08-28 | エミュレーション回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0383143A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7521918B2 (en) | 2004-11-05 | 2009-04-21 | Nec Electronics Corporation | Microcomputer chip with function capable of supporting emulation |
-
1989
- 1989-08-28 JP JP1220612A patent/JPH0383143A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7521918B2 (en) | 2004-11-05 | 2009-04-21 | Nec Electronics Corporation | Microcomputer chip with function capable of supporting emulation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0383143A (ja) | エミュレーション回路装置 | |
| JPH06230863A (ja) | バスインタフェースのディジーチェーン回路 | |
| JPH0477834A (ja) | インサーキットエミュレータ | |
| JPS594337Y2 (ja) | プログラム自動切換装置 | |
| JPH0346350A (ja) | 半導体集積回路装置 | |
| JPS5827219A (ja) | 給電装置 | |
| JPH11242533A (ja) | パーソナルコンピュータの接続制御装置 | |
| JPH0358141A (ja) | ユーザ用ロジックつき集積回路 | |
| JP2005134983A (ja) | Ｌｓｉ評価ボード装置 | |
| JPH01116466A (ja) | 集積回路の試験回路 | |
| JP2002110925A (ja) | システムｌｓｉ | |
| JPS63188241A (ja) | 集積回路装置 | |
| JPS6349870A (ja) | マイクロコンピユ−タ | |
| KR100207227B1 (ko) | 컴퓨터용 마이크로프로세서의 전원스위치 | |
| JPH02230480A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH06167362A (ja) | マスタ・スレーブ切り替え式計測装置 | |
| JPH05250204A (ja) | Ｌｓｉ化されたａｓｉｃマイコン | |
| JPH11289051A (ja) | プログラマブルコントローラ及び処理装置 | |
| JPH03168842A (ja) | ソフトウェア開発装置 | |
| JPH04186440A (ja) | マイクロコンピュータ | |
| JPH04302464A (ja) | 集積回路装置 | |
| JPH0877091A (ja) | 拡張機器チャネル設定システム | |
| JPS59229652A (ja) | アダプテイブ・システム・エバリエ−タ− | |
| JPH056443A (ja) | コンピユータシステム | |
| JPH0644097A (ja) | マイクロプロセッサ |