JPH11289051A - プログラマブルコントローラ及び処理装置 - Google Patents
プログラマブルコントローラ及び処理装置Info
- Publication number
- JPH11289051A JPH11289051A JP10852398A JP10852398A JPH11289051A JP H11289051 A JPH11289051 A JP H11289051A JP 10852398 A JP10852398 A JP 10852398A JP 10852398 A JP10852398 A JP 10852398A JP H11289051 A JPH11289051 A JP H11289051A
- Authority
- JP
- Japan
- Prior art keywords
- interface circuit
- controller
- wiring
- lsi
- programmable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 １チップＬＳＩで実現されるコントローラは
多品種少量生産になることが多かった。 【解決手段】 ＭＰＵ１、メモリ２、ＳＩＯ（シリアル
インタフェース回路）３、ＳＣＳＩインタフェース回路
４、イーサネットインタフェース回路５、第１及び第２
のＰＡ（プログラマブル・エリア）６，７が１チップＬ
ＳＩ上に搭載されている。そして、第１のＰＡ６及び第
２のＰＡ７は、例えばメッシュ状の配線が形成されて、
ＬＳＩ形成後に電気的書き込みにより、自由に各配線の
接続・切断を行って配線接続の変更が可能なＦＰＧＡや
ＰＬＤ等で構成されており、ＳＣＳＩインタフェース回
路４やイーサネットインタフェース回路５への配線を切
り替えることにより、各種アプリケーションに最適なＬ
ＳＩとすることが可能となる。
多品種少量生産になることが多かった。 【解決手段】 ＭＰＵ１、メモリ２、ＳＩＯ（シリアル
インタフェース回路）３、ＳＣＳＩインタフェース回路
４、イーサネットインタフェース回路５、第１及び第２
のＰＡ（プログラマブル・エリア）６，７が１チップＬ
ＳＩ上に搭載されている。そして、第１のＰＡ６及び第
２のＰＡ７は、例えばメッシュ状の配線が形成されて、
ＬＳＩ形成後に電気的書き込みにより、自由に各配線の
接続・切断を行って配線接続の変更が可能なＦＰＧＡや
ＰＬＤ等で構成されており、ＳＣＳＩインタフェース回
路４やイーサネットインタフェース回路５への配線を切
り替えることにより、各種アプリケーションに最適なＬ
ＳＩとすることが可能となる。
Description
【0001】
【発明の属する技術分野】本発明は、プリンタ、スキャ
ナなどの周辺機器やコンピュータに組み込まれる組み込
み機器として使用されるコントローラに係り、特に、同
一のチップで様々なインタフェースに対応することがで
きるプログラマブルコントローラとこのプログラマブル
コントローラを備えた処理装置に関するものである。
ナなどの周辺機器やコンピュータに組み込まれる組み込
み機器として使用されるコントローラに係り、特に、同
一のチップで様々なインタフェースに対応することがで
きるプログラマブルコントローラとこのプログラマブル
コントローラを備えた処理装置に関するものである。
【0002】
【従来の技術】プリンタ、スキャナなどの周辺機器やコ
ンピュータでは、使用に際して他の機器と接続する方式
により、それぞれの方式に適したコントローラを用意す
る必要がある。すなわち、コンピュータやその周辺機器
等の処理装置に使用されるコントローラとしては、演算
処理装置（以下、ＭＰＵともいう）、メモリ、ＳＣＳＩ
やイーサネットなどのインタフェース回路などが必要と
なる。
ンピュータでは、使用に際して他の機器と接続する方式
により、それぞれの方式に適したコントローラを用意す
る必要がある。すなわち、コンピュータやその周辺機器
等の処理装置に使用されるコントローラとしては、演算
処理装置（以下、ＭＰＵともいう）、メモリ、ＳＣＳＩ
やイーサネットなどのインタフェース回路などが必要と
なる。
【0003】そして、ＭＰＵ、メモリ、ＳＣＳＩ用インタフ
ェース回路、イーサネット用インタフェース回路などを
機能ごとにＬＳＩ化して、ＳＣＳＩ用のコントローラの
場合には、基板上にＭＰＵ、メモリ、ＳＣＳＩ用インタ
フェース回路を搭載して、各ＬＳＩを接続することによ
りコントローラを構成し、イーサネット用のコントロー
ラの場合には、ＳＣＳＩ用インタフェース回路に代えて
イーサネット用インタフェース回路を使用して構成して
いた。
ェース回路、イーサネット用インタフェース回路などを
機能ごとにＬＳＩ化して、ＳＣＳＩ用のコントローラの
場合には、基板上にＭＰＵ、メモリ、ＳＣＳＩ用インタ
フェース回路を搭載して、各ＬＳＩを接続することによ
りコントローラを構成し、イーサネット用のコントロー
ラの場合には、ＳＣＳＩ用インタフェース回路に代えて
イーサネット用インタフェース回路を使用して構成して
いた。
【0004】また、近年では、設計ルールの細密化にともな
って、多くのトランジスタを１チップ上に集積できるよ
うになり、ＭＰＵ、メモリ、ＳＣＳＩ用インタフェース
回路（又はイーサネット用インタフェース回路）などを
１チップ化したＬＳＩを用いて、ＳＣＳＩ用コントロー
ラ（又はイーサネット用コントローラ）を実現してい
る。
って、多くのトランジスタを１チップ上に集積できるよ
うになり、ＭＰＵ、メモリ、ＳＣＳＩ用インタフェース
回路（又はイーサネット用インタフェース回路）などを
１チップ化したＬＳＩを用いて、ＳＣＳＩ用コントロー
ラ（又はイーサネット用コントローラ）を実現してい
る。
【0005】そして、このようなコントローラは、コンピュ
ータやその周辺機器等の処理装置に組み込まれるが、処
理装置には、ＳＣＳＩ用コントローラ又はイーサネット
用コントローラしか備えていないので、組み込まれたコ
ントローラの種類にあった専用のインターフェースでし
か使用することができなかった。
ータやその周辺機器等の処理装置に組み込まれるが、処
理装置には、ＳＣＳＩ用コントローラ又はイーサネット
用コントローラしか備えていないので、組み込まれたコ
ントローラの種類にあった専用のインターフェースでし
か使用することができなかった。
【0006】
【発明が解決しようとする課題】上記したように、基板
上に各ＬＳＩを搭載してコントローラを構成した場合で
は、機能ごとにＩＣを組み合わせることにより、機能面
での無駄を少なくすることが可能であるが、基板上に各
ＬＳＩを搭載するため、小型化、少電力化、機能修正等
を実現することが、非常に困難である。
上に各ＬＳＩを搭載してコントローラを構成した場合で
は、機能ごとにＩＣを組み合わせることにより、機能面
での無駄を少なくすることが可能であるが、基板上に各
ＬＳＩを搭載するため、小型化、少電力化、機能修正等
を実現することが、非常に困難である。
【0007】また、全ての回路を１チップ化した場合では、
１チップのＬＳＩでコントローラを構成できるため、小
型化、少電力化、などには有利であるが、ＬＳＩが大規
模化する傾向にあり、コストダウンを実現するために
は、量産が前提条件となる。しかし、異なるインターフ
ェースに対してそれぞれに対応するＬＳＩを設計しなけ
ればならないので、多品種少量生産になることが多かっ
た。
１チップのＬＳＩでコントローラを構成できるため、小
型化、少電力化、などには有利であるが、ＬＳＩが大規
模化する傾向にあり、コストダウンを実現するために
は、量産が前提条件となる。しかし、異なるインターフ
ェースに対してそれぞれに対応するＬＳＩを設計しなけ
ればならないので、多品種少量生産になることが多かっ
た。
【0008】そこで、本発明は上記の点に着目してなされた
ものであり、異なるインターフェースに幅広く対応する
ことができ、必要最低限のピン数のパッケージとするこ
とができる１チップＬＳＩで実現されるプログラマブル
コントローラとこのプログラマブルコントローラを備え
た処理装置を提供することを目的とするものである。
ものであり、異なるインターフェースに幅広く対応する
ことができ、必要最低限のピン数のパッケージとするこ
とができる１チップＬＳＩで実現されるプログラマブル
コントローラとこのプログラマブルコントローラを備え
た処理装置を提供することを目的とするものである。
【0009】
【課題を解決するための手段】本発明は、上記目的を達
成するための手段として、演算処理回路と記憶回路と複
数のインタフェース回路と後からハードウエア的に配線
を変更することが可能なプログラマブル回路とが同一Ｌ
ＳＩ上に形成され、前記プログラマル回路の配線を変更
することにより、所望の前記インタフェース回路へ配線
を切り替え可能としたことを特徴とするプログラマブル
コントローラを提供しようとするものである。
成するための手段として、演算処理回路と記憶回路と複
数のインタフェース回路と後からハードウエア的に配線
を変更することが可能なプログラマブル回路とが同一Ｌ
ＳＩ上に形成され、前記プログラマル回路の配線を変更
することにより、所望の前記インタフェース回路へ配線
を切り替え可能としたことを特徴とするプログラマブル
コントローラを提供しようとするものである。
【0010】さらに、このプログラマブルコントローラと、
このプログラマブルコントローラの前記プログラマル回
路の配線を変更する書き込み手段と、この書き込み手段
による書き込みを制御するスイッチ手段とを有すること
を特徴とする処理装置を提供しようとするものである。
このプログラマブルコントローラの前記プログラマル回
路の配線を変更する書き込み手段と、この書き込み手段
による書き込みを制御するスイッチ手段とを有すること
を特徴とする処理装置を提供しようとするものである。
【0011】そして、本発明は、ＭＰＵ、メモリ、ＳＣＳＩ
やイーサネットなどの各種インタフェース回路、ＦＰＧ
ＡやＰＬＤに代表されるプログラマブル回路を１チップ
化したＬＳＩで構成されるプログラマブルコントローラ
であり、プログラマブル回路を変更することにより、各
種インターフェースに対応したコントローラとして使用
することができる。
やイーサネットなどの各種インタフェース回路、ＦＰＧ
ＡやＰＬＤに代表されるプログラマブル回路を１チップ
化したＬＳＩで構成されるプログラマブルコントローラ
であり、プログラマブル回路を変更することにより、各
種インターフェースに対応したコントローラとして使用
することができる。
【0012】また、処理装置内に、プログラマブル回路を変
更するための書き込み手段と、各種インターフェースに
対応してプログラマブル回路を変更するよう書き込み手
段に指示するスイッチ手段とを備えることにより、各種
インターフェースに対応した処理装置を提供することが
できる。
更するための書き込み手段と、各種インターフェースに
対応してプログラマブル回路を変更するよう書き込み手
段に指示するスイッチ手段とを備えることにより、各種
インターフェースに対応した処理装置を提供することが
できる。
【0013】
【発明の実施の形態】以下、添付図面を参照して本発明
のプログラマブルコントローラの一実施の形態を説明す
る。図１は、本発明のプログラマブルコントローラの一
実施の形態を示す構成図である。
のプログラマブルコントローラの一実施の形態を説明す
る。図１は、本発明のプログラマブルコントローラの一
実施の形態を示す構成図である。
【0014】同図に示すように、各種インターフェースでデ
ータの送受信を行うための処理プログラムが格納されて
いるメモリ（記憶回路）２、このメモリ２に格納されて
いる処理プログラムにしたがって送受信のための処理を
行うＭＰＵ（演算処理回路）１、処理装置内の各構成と
信号の送受信を行うためのＳＩＯ（シリアルインタフェ
ース回路）３、ＳＣＳＩインタフェース回路４、イーサ
ネットインタフェース回路５、第１及び第２のＰＡ（プ
ログラマブル・エリア）６,７が１チップＬＳＩ上に搭
載されている。
ータの送受信を行うための処理プログラムが格納されて
いるメモリ（記憶回路）２、このメモリ２に格納されて
いる処理プログラムにしたがって送受信のための処理を
行うＭＰＵ（演算処理回路）１、処理装置内の各構成と
信号の送受信を行うためのＳＩＯ（シリアルインタフェ
ース回路）３、ＳＣＳＩインタフェース回路４、イーサ
ネットインタフェース回路５、第１及び第２のＰＡ（プ
ログラマブル・エリア）６,７が１チップＬＳＩ上に搭
載されている。
【0015】そして、第１のＰＡ６は、アプリケーションに
必要なモジュールとこのＬＳＩの入出力ピンとを接続す
るために、ＭＰＵ１やＳＩＯ３などの各モジュールとＬ
ＳＩの入出力ピンの間に形成されている。また、第２の
ＰＡ７は、ＭＰＵ１とメモリ２やＳＣＳＩインタフェー
ス回路４などの周辺モジュールを接続するために、ＭＰ
Ｕ１やＳＩＯ３などの各モジュールの間に形成されてい
る。
必要なモジュールとこのＬＳＩの入出力ピンとを接続す
るために、ＭＰＵ１やＳＩＯ３などの各モジュールとＬ
ＳＩの入出力ピンの間に形成されている。また、第２の
ＰＡ７は、ＭＰＵ１とメモリ２やＳＣＳＩインタフェー
ス回路４などの周辺モジュールを接続するために、ＭＰ
Ｕ１やＳＩＯ３などの各モジュールの間に形成されてい
る。
【0016】なお、第１のＰＡ６及び第２のＰＡ７は、例え
ばメッシュ状の配線が形成されて、ＬＳＩ形成後に電気
的書き込みにより、自由に各配線の接続・切断を行って
配線接続の変更が可能なＦＰＧＡやＰＬＤ等で構成され
ている。そして、コントローラをこのような構成のＬＳ
Ｉで実現することにより、各種アプリケーションに最適
なＬＳＩとすることが可能となる。
ばメッシュ状の配線が形成されて、ＬＳＩ形成後に電気
的書き込みにより、自由に各配線の接続・切断を行って
配線接続の変更が可能なＦＰＧＡやＰＬＤ等で構成され
ている。そして、コントローラをこのような構成のＬＳ
Ｉで実現することにより、各種アプリケーションに最適
なＬＳＩとすることが可能となる。
【0017】ここで、このコントローラをＳＣＳＩ用コント
ローラとした場合の構成を図２に示す。図１に示したよ
うなＬＳＩを形成後、電気的書き込みにより第１のＰＡ
６でＭＰＵ１、ＳＩＯ３、ＳＣＳＩインタフェース回路
４のそれぞれをＬＳＩ入出力ピンに接続する。そして、
第２のＰＡ７で、ＭＰＵ１とメモリ２、ＳＩＯ３、ＳＣ
ＳＩインタフェース回路４の各モジュールを相互接続す
る。このように構成することにより、ＳＣＳＩ用コント
ローラとして使用することができる。
ローラとした場合の構成を図２に示す。図１に示したよ
うなＬＳＩを形成後、電気的書き込みにより第１のＰＡ
６でＭＰＵ１、ＳＩＯ３、ＳＣＳＩインタフェース回路
４のそれぞれをＬＳＩ入出力ピンに接続する。そして、
第２のＰＡ７で、ＭＰＵ１とメモリ２、ＳＩＯ３、ＳＣ
ＳＩインタフェース回路４の各モジュールを相互接続す
る。このように構成することにより、ＳＣＳＩ用コント
ローラとして使用することができる。
【0018】また、イーサネット用ネットワークコントロー
ラとした場合の構成を図３に示す。図１に示したような
ＬＳＩを形成後、電気的書き込みにより第１のＰＡ６で
ＭＰＵ１、ＳＩＯ３、イーサネットインタフェース回路
５のそれぞれをＬＳＩ入出力ピンに接続する。そして、
第２のＰＡ７で、ＭＰＵ１とメモリ２、ＳＩＯ３、イー
サネットインタフェース回路５の各モジュールを相互接
続する。このように構成することにより、イーサネット
用ネットワークコントローラとして使用することができ
る。
ラとした場合の構成を図３に示す。図１に示したような
ＬＳＩを形成後、電気的書き込みにより第１のＰＡ６で
ＭＰＵ１、ＳＩＯ３、イーサネットインタフェース回路
５のそれぞれをＬＳＩ入出力ピンに接続する。そして、
第２のＰＡ７で、ＭＰＵ１とメモリ２、ＳＩＯ３、イー
サネットインタフェース回路５の各モジュールを相互接
続する。このように構成することにより、イーサネット
用ネットワークコントローラとして使用することができ
る。
【0019】そして、コンピュータやその周辺機器等の処理
装置に組み込むコントローラとして、図２又は図３に示
すように配線してから組み込むことにより、同一ＬＳＩ
として量産されたコントローラを用いて、異なるインタ
フェース用の処理装置を提供することができる。
装置に組み込むコントローラとして、図２又は図３に示
すように配線してから組み込むことにより、同一ＬＳＩ
として量産されたコントローラを用いて、異なるインタ
フェース用の処理装置を提供することができる。
【0020】また、処理装置内に図１に示すコントローラ
と、このコントローラの第１のＰＡ６及び第２のＰＡ７
に電気的書き込みにより配線接続を行う書き込み手段
と、この書き込み手段による配線接続を外部からの操作
で変更させるスイッチ手段（共に図示せず）とを設ける
ことにより、各種インターフェースで共用することので
きる処理装置を提供することができる。すなわち、ＳＣ
ＳＩインターフェースで使用する場合は、スイッチ手段
により、書き込み手段が第１のＰＡ６及び第２のＰＡ７
に対して電気的書き込みを行って、ＳＣＳＩインタフェ
ース回路４に配線接続されるようにすることにより、図
２に示すようなＳＣＳＩ用コントローラとなる。
と、このコントローラの第１のＰＡ６及び第２のＰＡ７
に電気的書き込みにより配線接続を行う書き込み手段
と、この書き込み手段による配線接続を外部からの操作
で変更させるスイッチ手段（共に図示せず）とを設ける
ことにより、各種インターフェースで共用することので
きる処理装置を提供することができる。すなわち、ＳＣ
ＳＩインターフェースで使用する場合は、スイッチ手段
により、書き込み手段が第１のＰＡ６及び第２のＰＡ７
に対して電気的書き込みを行って、ＳＣＳＩインタフェ
ース回路４に配線接続されるようにすることにより、図
２に示すようなＳＣＳＩ用コントローラとなる。
【0021】また、イーサネットインターフェースで使用す
る場合は、スイッチ手段により、書き込み手段が第１の
ＰＡ６及び第２のＰＡ７に対して電気的書き込みを行っ
て、イーサネットインタフェース回路４に配線接続され
るようにすることにより、図３に示すようなイーサネッ
ト用ネットワークコントローラとなる。
る場合は、スイッチ手段により、書き込み手段が第１の
ＰＡ６及び第２のＰＡ７に対して電気的書き込みを行っ
て、イーサネットインタフェース回路４に配線接続され
るようにすることにより、図３に示すようなイーサネッ
ト用ネットワークコントローラとなる。
【0022】そして、このスイッチ手段は、処理装置の外部
から操作できるように取り付けて、ユーザが切り替える
ようにしても良いし、イーサネット用コネクタ及びＳＣ
ＳＩ用コネクタにケーブルが接続されたことを検出し
て、自動的にＬＳＩの配線を切り替えるようにしても良
い。
から操作できるように取り付けて、ユーザが切り替える
ようにしても良いし、イーサネット用コネクタ及びＳＣ
ＳＩ用コネクタにケーブルが接続されたことを検出し
て、自動的にＬＳＩの配線を切り替えるようにしても良
い。
【0023】
【発明の効果】以上説明したように本発明のプログラマ
ブルコントローラによれば、１種類のＬＳＩにより、複
数種類のインターフェースに対応することができるの
で、量産効果によるコスト低減をはかることが可能とな
る。また、ＬＳＩ製造後に配線を決定するため、回路の
バグへの対応が簡単であるなどの効果がある。そして、
配線を決定後に処理装置に組み込む場合には、必要な機
能のみを使用することになり、入出力端子の総数削減、
消費電力の低減を実現することができる。
ブルコントローラによれば、１種類のＬＳＩにより、複
数種類のインターフェースに対応することができるの
で、量産効果によるコスト低減をはかることが可能とな
る。また、ＬＳＩ製造後に配線を決定するため、回路の
バグへの対応が簡単であるなどの効果がある。そして、
配線を決定後に処理装置に組み込む場合には、必要な機
能のみを使用することになり、入出力端子の総数削減、
消費電力の低減を実現することができる。
【0024】さらに、処理装置内に本発明のプログラマブル
コントローラと、このコントローラにの配線接続を変更
する書き込み手段と、この書き込み手段による配線接続
を変更させるスイッチ手段とを設けることにより、各種
インターフェースで共用することのできる処理装置を提
供することができる。
コントローラと、このコントローラにの配線接続を変更
する書き込み手段と、この書き込み手段による配線接続
を変更させるスイッチ手段とを設けることにより、各種
インターフェースで共用することのできる処理装置を提
供することができる。
【図1】本発明のプログラマブルコントローラの一実施
の形態を示す構成図である。
の形態を示す構成図である。
【図2】本発明のプログラマブルコントローラの一実施
の形態であるＳＣＳＩ用コントローラを示す構成図であ
る。
の形態であるＳＣＳＩ用コントローラを示す構成図であ
る。
【図3】本発明のプログラマブルコントローラの一実施
の形態であるイーサネット用ネットワークコントローラ
を示す構成図である。
の形態であるイーサネット用ネットワークコントローラ
を示す構成図である。
１ ＭＰＵ（演算処理回路） ２ メモリ（記憶回路） ３ ＳＩＯ（シリアルインタフェース回路） ４ ＳＣＳＩ（ＳＣＳＩインタフェース回路） ５ イーサネット（イーサネットインタフェース回路） ６ 第１のＰＡ（第１のプログラマブルエリア） ７ 第２のＰＡ（第２のプログラマブルエリア）
Claims (2)
- 【請求項1】演算処理回路と記憶回路と複数のインタフ
ェース回路と後からハードウエア的に配線を変更するこ
とが可能なプログラマブル回路とが同一ＬＳＩ上に形成
され、前記プログラマル回路の配線を変更することによ
り、所望の前記インタフェース回路へ配線を切り替え可
能としたことを特徴とするプログラマブルコントロー
ラ。 - 【請求項2】請求項１記載のプログラマブルコントロー
ラと、 このプログラマブルコントローラの前記プログラマル回
路の配線を変更する書き込み手段と、 この書き込み手段による書き込みを制御するスイッチ手
段とを有することを特徴とする処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10852398A JPH11289051A (ja) | 1998-04-03 | 1998-04-03 | プログラマブルコントローラ及び処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10852398A JPH11289051A (ja) | 1998-04-03 | 1998-04-03 | プログラマブルコントローラ及び処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11289051A true JPH11289051A (ja) | 1999-10-19 |
Family
ID=14486971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10852398A Pending JPH11289051A (ja) | 1998-04-03 | 1998-04-03 | プログラマブルコントローラ及び処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11289051A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003068864A (ja) * | 2001-08-30 | 2003-03-07 | Hitachi Ltd | 半導体集積回路装置 |
| KR100439140B1 (ko) * | 2000-08-28 | 2004-07-07 | 엔이씨 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
-
1998
- 1998-04-03 JP JP10852398A patent/JPH11289051A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100439140B1 (ko) * | 2000-08-28 | 2004-07-07 | 엔이씨 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
| JP2003068864A (ja) * | 2001-08-30 | 2003-03-07 | Hitachi Ltd | 半導体集積回路装置 |
| US6845496B2 (en) | 2001-08-30 | 2005-01-18 | Hitachi, Ltd. | Semiconductor integrated circuit device using programmable peripheral control |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230297533A1 (en) | Signal bridging using an unpopulated processor interconnect | |
| JPH11289051A (ja) | プログラマブルコントローラ及び処理装置 | |
| JPH10124211A (ja) | 基板接続装置 | |
| CN109408151B (zh) | 一种现场可编程门阵列配置模式自动切换装置和切换方法 | |
| JP3604875B2 (ja) | 階層構造を有するプリント基板 | |
| US7208977B2 (en) | Tristate startup operating mode setting device | |
| JP2884845B2 (ja) | プリント基板における回路形成方法 | |
| JP4357755B2 (ja) | 信号入力回路 | |
| KR100677198B1 (ko) | 디지털 티브이의 이더넷 장치 | |
| JPH01225388A (ja) | プリント配線基板の回路 | |
| JPH074664Y2 (ja) | 可搬型コンピュータ | |
| JPH1140739A (ja) | 電子回路装置 | |
| JPH06149429A (ja) | プルアップ抵抗切り替え回路 | |
| JP2003143318A (ja) | モデム内蔵電子機器 | |
| JPH07225640A (ja) | プリント板共用化回路 | |
| JP2004288969A (ja) | Ａｓｉｃおよびａｓｉｃを搭載したコントローラ | |
| JPH11126955A (ja) | 半導体装置 | |
| JPH08250648A (ja) | 半導体装置およびそれを用いた論理回路 | |
| JPH0291964A (ja) | 集積回路 | |
| JP2005077311A (ja) | 半導体集積回路装置 | |
| JPH07226439A (ja) | 半導体集積回路 | |
| JPH11354643A (ja) | プリシリコン評価ツール実装構造 | |
| KR20080038880A (ko) | 전자 디바이스, 이를 포함하는 컴퓨터 시스템 및 그제어방법 | |
| JP2004297637A (ja) | 多機能ピン制御装置及び半導体集積回路装置 | |
| JP2011049268A (ja) | 半導体製造装置の制御装置及び制御方法 |