JP2004288969A - Ａｓｉｃおよびａｓｉｃを搭載したコントローラ - Google Patents
Ａｓｉｃおよびａｓｉｃを搭載したコントローラ Download PDFInfo
- Publication number
- JP2004288969A JP2004288969A JP2003080506A JP2003080506A JP2004288969A JP 2004288969 A JP2004288969 A JP 2004288969A JP 2003080506 A JP2003080506 A JP 2003080506A JP 2003080506 A JP2003080506 A JP 2003080506A JP 2004288969 A JP2004288969 A JP 2004288969A
- Authority
- JP
- Japan
- Prior art keywords
- asic
- output
- output terminal
- buffer
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】ＡＳＩＣにおける不使用の出力端子の処理技術を提供する。
【解決手段】信号の出力のみに用いる出力端子部分に、ハイインピーダンス状態に切り替え可能なバッファを用いたＡＳＩＣを搭載した、電子機器のコントローラであって、当該コントローラで出力信号を使用しない出力端子に対応する前記バッファは、ハイインピーダンス状態に切り替えられている。ここで、前記ハイインピーダンス状態に切り替えられているバッファに対応する出力端子は、グランドあるいは電源に接続されている。
【選択図】 図１
【解決手段】信号の出力のみに用いる出力端子部分に、ハイインピーダンス状態に切り替え可能なバッファを用いたＡＳＩＣを搭載した、電子機器のコントローラであって、当該コントローラで出力信号を使用しない出力端子に対応する前記バッファは、ハイインピーダンス状態に切り替えられている。ここで、前記ハイインピーダンス状態に切り替えられているバッファに対応する出力端子は、グランドあるいは電源に接続されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＡＳＩＣにおける不使用の出力端子の処理技術に関する。
【０００２】
【従来の技術】
電子機器のコントローラに搭載されるメモリコントローラ、ＩＯコントローラ等のＩＣには、それぞれの用途向けに開発されたＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）が広く用いられている。
【０００３】
例えば、ある電子機器のコントローラＩＣチップ用途にＡＳＩＣを設計・製造する際には、仕様の異なる機種ごとに別々に設計して製造するよりも、異なる仕様の機種にも共通に使用することができるコントローラ用ＡＳＩＣを設計・製造する方が、開発期間の短縮、開発コスト、製造コスト等の観点から有利になるので、機種に依存しない汎用的なＡＳＩＣが用いられることが多い。
【０００４】
このため、ＡＳＩＣが備える多数の端子には、ある機種では使用するが、他の機種では使用しない端子が存在することになる。
【０００５】
図４は、従来のＡＳＩＣの端子部分を説明するための図である。ここでは、信号の出力のみに用いる出力端子部分に注目する。
【０００６】
従来、ＡＳＩＣ１２０ａに設けられた端子のうち、出力端子部分には出力バッファ１１０が使用されている。本図の例では、出力バッファ１１０ａに対応する出力端子から出力される信号は使用されるものとし、他の素子１２０ｂの端子と接続されている。一方、出力バッファ１１０ｂおよび１１０ｃに対応する出力端子から出力される信号は使用されないものとする。
【０００７】
従来、このような不使用の出力端子は、出力バッファ１１０ｃに対応する出力端子のように非接続の状態にしておくか、あるいは、出力バッファ１１０ｂに対応する出力端子のようにプリント基板上に設けたパッド１３０に接続するようにしていた。
【０００８】
【発明が解決しようとする課題】
ところが、出力信号を使用しない出力端子であっても、ＡＳＩＣ１２０ａの内部では出力信号の状態が変化するため、出力バッファ１１０ｃに対応する出力端子のように非接続の状態では、電位が不安定でノイズが発生し、他の信号線に悪影響を与えるおそれがある。また、出力バッファ１１０ｂに対応する出力端子のようにパッド１３０に接続するようにすると、コントローラのプリント基板上に不使用の出力端子に対応する数のパッド１３０を実装する領域を確保しなければならない。
【０００９】
本発明は、ＡＳＩＣにおける不使用の出力端子の処理技術を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決するため、本発明の第１の態様は、
信号の出力のみに用いる出力端子部分に、ハイインピーダンス状態に切り替え可能なバッファを用いたことを特徴とするＡＳＩＣである。
【００１１】
あるいは、信号の出力のみに用いる出力端子部分に、双方向バッファを用いたことを特徴とするＡＳＩＣである。
【００１２】
このＡＳＩＣをコントローラに用いる際に、不使用の出力端子に対応するバッファ部分をハイインピーダンス状態、あるいは、入力方向に固定することにより、不使用出力端子用のパッドを設ける必要がなく、また、他の信号に対する悪影響を防止することができる。
【００１３】
上記課題を解決するため、本発明の第２の態様は、
信号の出力のみに用いる出力端子部分に、ハイインピーダンス状態に切り替え可能なバッファを用いたＡＳＩＣを搭載した、電子機器のコントローラであって、
当該コントローラで出力信号を使用しない出力端子に対応する前記バッファは、ハイインピーダンス状態に切り替えられていることを特徴とするコントローラである。
【００１４】
ここで、前記ハイインピーダンス状態に切り替えられているバッファに対応する出力端子は、電位を固定するために、グランドに接続されていることが望ましい。
【００１５】
これにより、グランド面積を広くすることができ、ノイズをさらに低減させることができる。ただし、電源に接続するようにしてもよい。
【００１６】
また、信号の出力のみに用いる出力端子部分に、双方向バッファを用いたＡＳＩＣを搭載した、電子機器のコントローラであって、
当該コントローラで出力信号を使用しない出力端子に対応する前記双方向バッファは、入力方向に切り替えられていることを特徴とするコントローラとすることができる。
【００１７】
ここで、前記入力方向に切り替えられている双方向バッファに対応する出力端子は、電位を固定するために、グランドに接続されることが望ましい。
【００１８】
これにより、グランド面積を広くすることができ、ノイズをさらに低減させることができる。ただし、電源に接続するようにしてもよい。
【００１９】
【発明の実施の形態】
本発明の実施の形態について図面を参照して説明する。
【００２０】
図１は、本発明を適用したＡＳＩＣの出力端子部分の第１の実施例の構成を示すブロック図である。
【００２１】
本図に示すように、ＡＳＩＣ２０の出力端子部分には、従来の出力バッファに替えて、ハイインピーダンス状態をとることができるスリーステートバッファ１０を用いている。出力端子部分に用いられたスリーステートバッファ１０は、例えば、外部ピンによりハイインピーダンス状態に切り替えられるようになっている。スリーステートバッファ１０は、ＡＳＩＣ２０のすべての出力端子部分に用いるようにしてもよいし、不使用となる可能性のある出力端子部分に限って用いるようにしてもよい。
【００２２】
このＡＳＩＣ２０をコントローラに搭載する場合、そのコントローラを組み込む機種の仕様により不使用となる出力端子は、例えば、外部ピンにより、対応するスリーステートバッファ１０をハイインピーダンス状態に固定する。
【００２３】
本図の例では、使用される出力端子に対応するスリーステートバッファ１０ａは、ハイインピーダンス状態にせずに、通常の出力バッファとして用いるようにし、不使用の出力端子に対応するスリーステートバッファ１０ｂ、１０ｃは、外部ピンによりハイインピーダンス状態に固定している。そして、不使用の出力端子は、基板上でグランドＧＮＤに接続する。
【００２４】
図１のスリーステートバッファ１０は、外部ピンを電源ＶＤＤに接続することで出力バッファとして機能し、グランドＧＮＤに接続することでハイインピーダンス状態になるようになっている。したがって、使用するスリーステートバッファ１０の外部ピンは電源ＶＤＤに基板上で固定し、不使用のスリーステートバッファ１０の外部ピンは基板上でグランドＧＮＤに固定する。
【００２５】
このようにすることで、不使用の出力端子の電位が安定し、他の信号線への悪影響を低減させることができる。プリント基板上のグランド面積が大きくなり、これによってもノイズを減らすことができる。また、プリント基板上にパッドを実装する必要もなくなる。
【００２６】
なお、基板上の配線の取り回し等の制約からグランドＧＮＤに接続することが困難である場合には、外部ピンによりハイインピーダンス状態に固定した不使用の出力端子は、図２に示すように基板上の電源ＶＤＤに接続するようにしてもよい。
【００２７】
図３は、本発明を適用したＡＳＩＣの出力端子部分の第２の実施例の構成を示すブロック図である。
【００２８】
本図に示すように、ＡＳＩＣ２０の出力端子部分には、従来の出力バッファに替えて、双方向バッファ１２を用いている。出力端子部分に用いられた双方向バッファ１２は、例えば、外部ピンにより出力方向側がディスエーブル状態に切り替えられるようになっている。双方向バッファ１２は、ＡＳＩＣ２０のすべての出力端子部分に用いるようにしてもよいし、不使用となる可能性のある出力端子部分に限って用いるようにしてもよい。
【００２９】
このＡＳＩＣ２０をコントローラに搭載する場合、そのコントローラを組み込む機種の仕様により不使用となる出力端子は、例えば、外部ピンにより、対応する双方向バッファ１２の出力方向側をディスエーブル状態に固定する。
【００３０】
図３の双方向バッファ１２は、外部ピンを電源ＶＤＤに接続することで出力バッファとして機能し、グランドＧＮＤに接続することで入力バッファとして機能するようになっている。したがって、不使用の双方向バッファ１２の外部ピンは基板上でグランドＧＮＤに固定する。
【００３１】
双方向バッファ１２の接続先は、グランドＧＮＤが望ましいが、電源ＶＤＤであってもよい。
【００３２】
本実施例によっても、不使用の出力端子の電位が安定し、他の信号線への悪影響を低減させることができる。また、プリント基板上にパッドを実装する必要もなくなる。さらに、双方向バッファ１２の接続先をグランドＧＮＤとした場合には、プリント基板上のグランド面積が大きくなり、これによってもノイズを減らすことができる。
【００３３】
上述の実施例では、出力端子部分に用いるバッファのそれぞれにハイインピーダンスあるいは入力方向に切り替えるための外部ピンを設けたが、機種の仕様により不使用のバッファがあらかじめ決まっている場合には、それらをまとめて一本の外部ピンでハイインピーダンスあるいは入力方向に切り替えるようにしてもよい。このようにすることで、ＡＳＩＣの必要ピン数が少なくなるため、より小さいパッケージとすることができ、コストダウンにつながることになる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示すブロック図。
【図２】本発明の第１の実施例の変形例を示すブロック図。
【図３】本発明の第２の実施例を示すブロック図。
【図４】従来技術を示すブロック図。
【符号の説明】
１０…スリーステートバッファ、１２…双方向バッファ、２０…ＡＳＩＣ
【発明の属する技術分野】
本発明は、ＡＳＩＣにおける不使用の出力端子の処理技術に関する。
【０００２】
【従来の技術】
電子機器のコントローラに搭載されるメモリコントローラ、ＩＯコントローラ等のＩＣには、それぞれの用途向けに開発されたＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）が広く用いられている。
【０００３】
例えば、ある電子機器のコントローラＩＣチップ用途にＡＳＩＣを設計・製造する際には、仕様の異なる機種ごとに別々に設計して製造するよりも、異なる仕様の機種にも共通に使用することができるコントローラ用ＡＳＩＣを設計・製造する方が、開発期間の短縮、開発コスト、製造コスト等の観点から有利になるので、機種に依存しない汎用的なＡＳＩＣが用いられることが多い。
【０００４】
このため、ＡＳＩＣが備える多数の端子には、ある機種では使用するが、他の機種では使用しない端子が存在することになる。
【０００５】
図４は、従来のＡＳＩＣの端子部分を説明するための図である。ここでは、信号の出力のみに用いる出力端子部分に注目する。
【０００６】
従来、ＡＳＩＣ１２０ａに設けられた端子のうち、出力端子部分には出力バッファ１１０が使用されている。本図の例では、出力バッファ１１０ａに対応する出力端子から出力される信号は使用されるものとし、他の素子１２０ｂの端子と接続されている。一方、出力バッファ１１０ｂおよび１１０ｃに対応する出力端子から出力される信号は使用されないものとする。
【０００７】
従来、このような不使用の出力端子は、出力バッファ１１０ｃに対応する出力端子のように非接続の状態にしておくか、あるいは、出力バッファ１１０ｂに対応する出力端子のようにプリント基板上に設けたパッド１３０に接続するようにしていた。
【０００８】
【発明が解決しようとする課題】
ところが、出力信号を使用しない出力端子であっても、ＡＳＩＣ１２０ａの内部では出力信号の状態が変化するため、出力バッファ１１０ｃに対応する出力端子のように非接続の状態では、電位が不安定でノイズが発生し、他の信号線に悪影響を与えるおそれがある。また、出力バッファ１１０ｂに対応する出力端子のようにパッド１３０に接続するようにすると、コントローラのプリント基板上に不使用の出力端子に対応する数のパッド１３０を実装する領域を確保しなければならない。
【０００９】
本発明は、ＡＳＩＣにおける不使用の出力端子の処理技術を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決するため、本発明の第１の態様は、
信号の出力のみに用いる出力端子部分に、ハイインピーダンス状態に切り替え可能なバッファを用いたことを特徴とするＡＳＩＣである。
【００１１】
あるいは、信号の出力のみに用いる出力端子部分に、双方向バッファを用いたことを特徴とするＡＳＩＣである。
【００１２】
このＡＳＩＣをコントローラに用いる際に、不使用の出力端子に対応するバッファ部分をハイインピーダンス状態、あるいは、入力方向に固定することにより、不使用出力端子用のパッドを設ける必要がなく、また、他の信号に対する悪影響を防止することができる。
【００１３】
上記課題を解決するため、本発明の第２の態様は、
信号の出力のみに用いる出力端子部分に、ハイインピーダンス状態に切り替え可能なバッファを用いたＡＳＩＣを搭載した、電子機器のコントローラであって、
当該コントローラで出力信号を使用しない出力端子に対応する前記バッファは、ハイインピーダンス状態に切り替えられていることを特徴とするコントローラである。
【００１４】
ここで、前記ハイインピーダンス状態に切り替えられているバッファに対応する出力端子は、電位を固定するために、グランドに接続されていることが望ましい。
【００１５】
これにより、グランド面積を広くすることができ、ノイズをさらに低減させることができる。ただし、電源に接続するようにしてもよい。
【００１６】
また、信号の出力のみに用いる出力端子部分に、双方向バッファを用いたＡＳＩＣを搭載した、電子機器のコントローラであって、
当該コントローラで出力信号を使用しない出力端子に対応する前記双方向バッファは、入力方向に切り替えられていることを特徴とするコントローラとすることができる。
【００１７】
ここで、前記入力方向に切り替えられている双方向バッファに対応する出力端子は、電位を固定するために、グランドに接続されることが望ましい。
【００１８】
これにより、グランド面積を広くすることができ、ノイズをさらに低減させることができる。ただし、電源に接続するようにしてもよい。
【００１９】
【発明の実施の形態】
本発明の実施の形態について図面を参照して説明する。
【００２０】
図１は、本発明を適用したＡＳＩＣの出力端子部分の第１の実施例の構成を示すブロック図である。
【００２１】
本図に示すように、ＡＳＩＣ２０の出力端子部分には、従来の出力バッファに替えて、ハイインピーダンス状態をとることができるスリーステートバッファ１０を用いている。出力端子部分に用いられたスリーステートバッファ１０は、例えば、外部ピンによりハイインピーダンス状態に切り替えられるようになっている。スリーステートバッファ１０は、ＡＳＩＣ２０のすべての出力端子部分に用いるようにしてもよいし、不使用となる可能性のある出力端子部分に限って用いるようにしてもよい。
【００２２】
このＡＳＩＣ２０をコントローラに搭載する場合、そのコントローラを組み込む機種の仕様により不使用となる出力端子は、例えば、外部ピンにより、対応するスリーステートバッファ１０をハイインピーダンス状態に固定する。
【００２３】
本図の例では、使用される出力端子に対応するスリーステートバッファ１０ａは、ハイインピーダンス状態にせずに、通常の出力バッファとして用いるようにし、不使用の出力端子に対応するスリーステートバッファ１０ｂ、１０ｃは、外部ピンによりハイインピーダンス状態に固定している。そして、不使用の出力端子は、基板上でグランドＧＮＤに接続する。
【００２４】
図１のスリーステートバッファ１０は、外部ピンを電源ＶＤＤに接続することで出力バッファとして機能し、グランドＧＮＤに接続することでハイインピーダンス状態になるようになっている。したがって、使用するスリーステートバッファ１０の外部ピンは電源ＶＤＤに基板上で固定し、不使用のスリーステートバッファ１０の外部ピンは基板上でグランドＧＮＤに固定する。
【００２５】
このようにすることで、不使用の出力端子の電位が安定し、他の信号線への悪影響を低減させることができる。プリント基板上のグランド面積が大きくなり、これによってもノイズを減らすことができる。また、プリント基板上にパッドを実装する必要もなくなる。
【００２６】
なお、基板上の配線の取り回し等の制約からグランドＧＮＤに接続することが困難である場合には、外部ピンによりハイインピーダンス状態に固定した不使用の出力端子は、図２に示すように基板上の電源ＶＤＤに接続するようにしてもよい。
【００２７】
図３は、本発明を適用したＡＳＩＣの出力端子部分の第２の実施例の構成を示すブロック図である。
【００２８】
本図に示すように、ＡＳＩＣ２０の出力端子部分には、従来の出力バッファに替えて、双方向バッファ１２を用いている。出力端子部分に用いられた双方向バッファ１２は、例えば、外部ピンにより出力方向側がディスエーブル状態に切り替えられるようになっている。双方向バッファ１２は、ＡＳＩＣ２０のすべての出力端子部分に用いるようにしてもよいし、不使用となる可能性のある出力端子部分に限って用いるようにしてもよい。
【００２９】
このＡＳＩＣ２０をコントローラに搭載する場合、そのコントローラを組み込む機種の仕様により不使用となる出力端子は、例えば、外部ピンにより、対応する双方向バッファ１２の出力方向側をディスエーブル状態に固定する。
【００３０】
図３の双方向バッファ１２は、外部ピンを電源ＶＤＤに接続することで出力バッファとして機能し、グランドＧＮＤに接続することで入力バッファとして機能するようになっている。したがって、不使用の双方向バッファ１２の外部ピンは基板上でグランドＧＮＤに固定する。
【００３１】
双方向バッファ１２の接続先は、グランドＧＮＤが望ましいが、電源ＶＤＤであってもよい。
【００３２】
本実施例によっても、不使用の出力端子の電位が安定し、他の信号線への悪影響を低減させることができる。また、プリント基板上にパッドを実装する必要もなくなる。さらに、双方向バッファ１２の接続先をグランドＧＮＤとした場合には、プリント基板上のグランド面積が大きくなり、これによってもノイズを減らすことができる。
【００３３】
上述の実施例では、出力端子部分に用いるバッファのそれぞれにハイインピーダンスあるいは入力方向に切り替えるための外部ピンを設けたが、機種の仕様により不使用のバッファがあらかじめ決まっている場合には、それらをまとめて一本の外部ピンでハイインピーダンスあるいは入力方向に切り替えるようにしてもよい。このようにすることで、ＡＳＩＣの必要ピン数が少なくなるため、より小さいパッケージとすることができ、コストダウンにつながることになる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示すブロック図。
【図２】本発明の第１の実施例の変形例を示すブロック図。
【図３】本発明の第２の実施例を示すブロック図。
【図４】従来技術を示すブロック図。
【符号の説明】
１０…スリーステートバッファ、１２…双方向バッファ、２０…ＡＳＩＣ
Claims (6)
- 信号の出力のみに用いる出力端子部分に、ハイインピーダンス状態に切り替え可能なバッファを用いたことを特徴とするＡＳＩＣ。
- 信号の出力のみに用いる出力端子部分に、双方向バッファを用いたことを特徴とするＡＳＩＣ。
- 信号の出力のみに用いる出力端子部分に、ハイインピーダンス状態に切り替え可能なバッファを用いたＡＳＩＣを搭載した、電子機器のコントローラであって、
当該コントローラで出力信号を使用しない出力端子に対応する前記バッファは、ハイインピーダンス状態に切り替えられていることを特徴とするコントローラ。 - 請求項３に記載のコントローラにおいて、
前記ハイインピーダンス状態に切り替えられているバッファに対応する出力端子は、グランドあるいは電源に接続されていることを特徴とするコントローラ。 - 信号の出力のみに用いる出力端子部分に、双方向バッファを用いたＡＳＩＣを搭載した、電子機器のコントローラであって、
当該コントローラで出力信号を使用しない出力端子に対応する前記双方向バッファは、入力方向に切り替えられていることを特徴とするコントローラ。 - 請求項５に記載のコントローラにおいて、
前記入力方向に切り替えられている双方向バッファに対応する出力端子は、グランドあるいは電源に接続されていることを特徴とするコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003080506A JP2004288969A (ja) | 2003-03-24 | 2003-03-24 | Ａｓｉｃおよびａｓｉｃを搭載したコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003080506A JP2004288969A (ja) | 2003-03-24 | 2003-03-24 | Ａｓｉｃおよびａｓｉｃを搭載したコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004288969A true JP2004288969A (ja) | 2004-10-14 |
Family
ID=33294338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003080506A Pending JP2004288969A (ja) | 2003-03-24 | 2003-03-24 | Ａｓｉｃおよびａｓｉｃを搭載したコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004288969A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020178967A (ja) * | 2019-04-26 | 2020-11-05 | 株式会社三共 | 遊技機 |
-
2003
- 2003-03-24 JP JP2003080506A patent/JP2004288969A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020178967A (ja) * | 2019-04-26 | 2020-11-05 | 株式会社三共 | 遊技機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6281590B1 (en) | Circuit and method for providing interconnections among individual integrated circuit chips in a multi-chip module | |
| US20080079148A1 (en) | Package for mixed signal mcu with minimal pin count | |
| US20070115712A1 (en) | Apparatus and method for mounting microelectronic devices on a mirrored board assembly | |
| JP2004061299A (ja) | 半導体装置 | |
| JP2002131333A (ja) | プローブカード | |
| JPH10303366A (ja) | 半導体装置 | |
| JP2004288969A (ja) | Ａｓｉｃおよびａｓｉｃを搭載したコントローラ | |
| US6417688B1 (en) | Method and apparatus for implementing a highly robust, fast, and economical five load bus topology based on bit mirroring and a well terminated transmission environment | |
| JPH02277262A (ja) | 集積回路用の給電ピン配置 | |
| JP2922370B2 (ja) | 出力回路 | |
| US20020140058A1 (en) | IC chip | |
| JP3850814B2 (ja) | 半導体集積装置 | |
| JP4387338B2 (ja) | 半導体集積回路の設計方法 | |
| JPH11354643A (ja) | プリシリコン評価ツール実装構造 | |
| JPH10242282A (ja) | 信号配線の配線構造 | |
| JPH1065103A (ja) | 半導体集積回路 | |
| TW201015679A (en) | Carrier structure of a system-on-chip (SoC) with a custom interface | |
| JPH1140739A (ja) | 電子回路装置 | |
| US20080003714A1 (en) | Chip-packaging with bonding options connected to a package substrate | |
| US20060197208A1 (en) | Chip-packaging with bonding options having a plurality of package substrates | |
| JPH11289051A (ja) | プログラマブルコントローラ及び処理装置 | |
| JPH08250648A (ja) | 半導体装置およびそれを用いた論理回路 | |
| JP2009170444A (ja) | 半導体集積回路 | |
| JP2003347371A (ja) | 半導体装置 | |
| KR200280533Y1 (ko) | 인쇄 회로 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050215 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050215 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060912 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090601 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090623 |