JP2004061299A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004061299A JP2004061299A JP2002220079A JP2002220079A JP2004061299A JP 2004061299 A JP2004061299 A JP 2004061299A JP 2002220079 A JP2002220079 A JP 2002220079A JP 2002220079 A JP2002220079 A JP 2002220079A JP 2004061299 A JP2004061299 A JP 2004061299A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- pad
- chip
- output
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】マルチチップパッケージ内の別の半導体装置に接続される第1のパッドと、ウェハテストにてプロービング接続される第2のパッドと、第1のパッドに接続される別の半導体装置をドライブする第1のバッファと、第1のバッファによりドライブされ、第1のバッファのドライブ能力よりも大きいドライブ能力により第2のパッドに接続されるテスタの負荷容量をドライブし、外部から与えられる制御信号によりオン/オフ状態が制御される第2のバッファとを有する。
【選択図】 図1
Description
【発明の属する技術分野】
この発明は、複数の半導体装置のチップを組み合わせて搭載し、データを交換するために各チップ間を配線することで一体化した半導体パッケージ、すなわちマルチチップパッケージに組み込まれる半導体装置に関するものである。
【0002】
【従来の技術】
近年、携帯電話のように小型化と多機能化が要求される電子機器において、機器メーカの要求に応える半導体製品として、ロジックとメモリ、デジタルとアナログ、フラッシュメモリとSRAM等のLSIを組み合わせて積層させ、そのチップ間をワイヤボンド方式などで配線することによりワンパッケージ化したマルチチップパッケージ(以下、MCPとする)の使用が増加しつつある。
【0003】
図13は従来の2チップ(半導体装置)を組み合わせたマルチチップパッケージの内部構成の概略を示すブロック図である。図において、1100はMCP、1110,1120はMCP1100に共に搭載された半導体装置を構成するチップで、両者は異なる機能を持つタイプのチップとする場合が一般的であるが、同じタイプのチップである場合も考えられる。いずれにしても、一方のチップから他方のチップにデータを与えたり、相互にデータを交換し合ったりするためにマルチチップ化したものである。
【0004】
チップ1110において、500は内部回路、410,420は内部回路500の入力バッファ、430,440は出力バッファである。101〜104は、チップ上に形成され、入力バッファ410,420の入力端および出力バッファ430,440の出力端がそれぞれ接続されるパッドである。105は内部回路500の他の出入力(簡略のため省略)のためのパッドである。他方のチップ1120において、501は内部回路、411は内部回路501の入力バッファ、441は出力バッファである。201は、チップ上に形成され、入力バッファ411の入力端が接続されるパッドである。202,203,205は内部回路501の他の入出力(簡易のために省略)のためのパッドである。両チップ1110,1120は、データを交換するための接続構成を持つ。すなわち、パッド101と204の間、またパッド104と201の間をそれぞれワイヤ701,702により接続されている。このことにより、チップ1110のバッファ440の出力はパッド104,201を経てチップ1120をドライブし、また、チップ1120バッファ441の出力がパッド204,101を経てチップ1110の内部回路500に与えられるようになっている。601〜606は、チップ1110に対して適用するMCP1100の外部端子で、ワイヤ703〜708により各パッド102,103,105にそれぞれ接続されている。611〜616はチップ1120に対して適用するMCP1100の外部端子で、ワイヤ723〜728により各パッド202,203,205にそれぞれ接続されている。
【0005】
一般に、MCPに搭載された半導体装置の入出力端子および出力端子、すなわちパッドは、大きく分けて、アセンブリ後(電子機器にMCPを組み込んで使用する状態)に外部入出力端子および出力端子として使用するもの、アセンブリ後においてMCPに共に搭載された別の半導体装置との間でのみ信号の入出力のため用いるものの2種類がある。
後者の用途の内容については、この出願人による特願2001−294539にも記載しているが、この場合、図13に示すように、出力バッファ440の出力ドライブ能力を、制御信号150を用いて制御する構成を備えることが述べられている。この出力バッファ440の回路構成例を図14に示す。
【0006】
図14において、443は通常使用ドライバ、444は能力調整用ドライバである。この出力バッファ440には、図13の内部回路500からの信号が入力信号160として供給され、その出力は出力パッド104に現れる。ウェハテスト時には制御信号150を‘H’にすることにより能力調整用ドライバ444をイネーブルとする。したがって、出力バッファ440はドライブ能力を大きくしてテスタの大きな負荷容量を駆動できるようになる。また、アセンブリ後の通常使用状態では、制御信号150を‘L’にすることで、能力調整用ドライバ444をディスエーブルとする。したがって、アセンブリ後にはMCP1100に共に搭載されている別の半導体装置、すなわち図13ではチップ1120のみをドライブするために、出力バッファ440はドライブ能力を小さくできる。出力バッファ440は、このように使用状況に応じてドライブ能力を切り替えることにより、通常使用時にはMCP1100内のチップ間配線を小さいドライブ能力でドライブできるため、動作時に影響を及ぼすドライブノイズの発生および動作時消費電流の増大を防いできた。
【0007】
【発明が解決しようとする課題】
従来のMCPは以上のように構成されているので、アセンブリ後のMCPに搭載されている別の半導体装置のみをドライブすればいい状況において、出力バッファ440は通常使用ドライバ443だけでドライブすることとなる。この時も、通常使用ドライバ443は常に能力調整用ドライバ444を構成しているPチャネルトトランジスタ446とNチャネルトトランジスタ447のドレイン容量をドライブしなければならない。つまり、別の半導体装置をドライブするためにドライブ能力が小さくなるように制御しても、小さなドライバで、同時に、オフ状態の能力調整用ドライバ444のドレイン容量を駆動し続けなければならない。そのために、通常使用ドライバ443のサイズは、オフ状態の能力調整用ドライバ444のドレイン容量を駆動することも考慮して大きめのサイズを選定しなければならず、その分消費電流の増加を招くという問題があった。
【0008】
また、MCPに組み込む半導体装置、およびそれを用いたMCPを実現する際、従来技術による他方の半導体装置をドライブするために設けたタブ構成では、オフ状態の能力調整用ドライバ444のドレイン容量を駆動することを考慮した通常使用ドライバ443のドライブ能力を必要とする出力バッファの回路配置となるため、ドライバサイズを小さく抑制することができず、ノイズ発生および動作時消費電流に対する対策に限界があり、MCP製品の最適化を図る上で妨げとなるなどの問題となった。
【0009】
この発明は上記のような課題を解決するためになされたもので、ウェハテスト時に要求されるドライブ能力を得ることができ、かつ通常動作時に影響を及ぼすドライブノイズの発生の防止と消費電流を抑えて共に搭載された別の半導体装置をドライブできるドライブサイズを備えた半導体装置を得ることを目的とする。
【0010】
【課題を解決するための手段】
この発明に係る半導体装置は、別の半導体装置に接続される第1のパッドと、ウェハテストにてプロービング接続される第2のパッドと、第1のパッドに接続される別の半導体装置をドライブする第1のバッファと、第1のバッファによりドライブされ、第1のバッファのドライブ能力よりも大きいドライブ能力により第2のパッドに接続されるテスタの負荷容量をドライブし、制御信号により動作状態/非動作状態が制御される第2のバッファとを有するものである。
【0011】
この発明に係る半導体装置は、第1のパッドのサイズを第2のパッドのサイズより小さくするものである。
【0012】
この発明に係る半導体装置は、第2のバッファを動作状態/非動作状態に制御する制御信号を直接第2のバッファに与えるパッドを有するものである。
【0013】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態1.
図1はこの発明の実施の形態1によるマルチチップパッケージに搭載するチップ(半導体装置)の概略構成を示すブロック図である。1010はチップ(半導体装置)である。チップ1010において、500は内部回路、410,420は内部回路500の入出力バッファ、430は出力バッファである。101〜103は、チップ上に形成され、入力バッファ410,420の入力端および出力バッファ430の出力端がそれぞれ接続されるパッドである。105は内部回路500の他の入出力(簡易のために省略)のためのパッドである。
【0014】
チップ1010は、MCPに組み込む半導体装置であって、別の半導体装置と接続する第1のパッド111と、ウェハテストにてプロービング接続される第2のパッド112を有する。第1のパッド111には第1のバッファ450の出力側が接続され、第2のパッド112には、第2のバッファ460の出力側が接続されている。また、第1のバッファ450の出力側は第2のバッファ460の入力側に接続されている。ここで、第2のバッファ460のドライブ能力は、第1のバッファ450のドライブ能力よりも大きく設定するように設計されているものとする。
【0015】
このチップ1010において、アセンブリ後では、ドライブ能力の小さい第1のバッファ450が接続される第1のパッド111を使用し、ウェハテストでは、ドライブ能力の大きい第2のバッファ460が接続されるパッド112が使用されるようにする。このことにより、従来と比較すると、ウェハテストでは、ドライブ能力の大きい第2のバッファ460が接続されるパッド112に対してプロービングすることで、テスタの負荷容量を十分にドライブできるようになる。一方、アセンブリ後では、従来例と比較してドライブ能力の小さい第1のバッファ450が接続されるパッド111を使用して他のチップ側と接続するので、ノイズ発生および動作時消費電流の増大も問題にならない。第1のバッファ450のドライブ能力を従来よりも小さくできる理由は、第1のバッファ450が従来の図14に示したような能力調整用ドライバ444のドレイン容量をドライブする必要がないからである。
【0016】
図2は実施の形態1に係る第2のバッファ460の構成を示す回路図である。図2(a)は、クロックゲート方式による構成例であり、図(b)はアンド回路を用いた構成例であり、共にウエハ状態やアセンブリ状態で動作状態を制御可能な制御信号150により第2のパッド112ヘ入力信号160を出力すべきか否かを制御している。
図2(a)の回路は、入力信号160を出力するPチャネルトランジスタ123とNチャネルトランジスタ124、Pチャネルトランジスタ123とNチャネルトランジスタ124のドレインを入力とするPチャネルトランジスタ127とNチャネルトランジスタ128、制御信号150によりオン・オフするNチャネルトランジスタ125,129、および制御信号150の反転信号でオン・オフするPチャネルトランジスタ122,126で構成される。
【0017】
制御信号150によりオン・オフするNチャネルトランジスタ125,129のソースには共にGND電位131が与えられる。Nチャネルトランジスタ125のドレインにはNチャネルトランジスタ124のソース電位が与えられ、Nチャネルトランジスタ129のドレインにはNチャネルトランジスタ128のソース電位が与えられる。また、制御信号150の反転信号によりオン・オフするPチャネルトランジスタ122,126のソースには電源電位130が与えられ、Pチャネルトランジスタ122のドレインにはPチャネルトランジスタ123のソース電位が与えられ、Pチャネルトランジスタ126のドレインにはPチャネルトランジスタ127のソース電位が与えられる。入力信号160はPチャネルトランジスタ123とNチャネルトランジスタ124のドレインから出力され、Pチャネルトランジスタ127とNチャネルトランジスタ128に与えられる。Pチヤネルトランジスタ127とNチャネルトランジスタ128のドレインから出力が取り出され、第2のパッド112に現れる。
【0018】
ウェハテストでは、動作状態とするため、制御信号150を‘H’とする。これによりNチャネルトランジスタ125,129と制御信号150の反転信号でオン・オフするPチャネルトランジスタ122,126はすべてオン状態となり、入力信号160が第2のパッド112に伝播される。一方、アセンブリ後では、非動作状態とするため、制御信号150を‘L’とする。すると、Nチャネルトランジスタ125,129と制御信号150の反転信号でオン・オフするPチャネルトランジスタ122,126はすべてオフ状態となり、入力信号は第2のパッド112に伝播しなくなる。
【0019】
また、第2のバッファ460は、図2(b)において、アンド回路140で入力信号160と制御信号150のアンドをとり、その出力が第2のパッド112に現れるように構成されている。
ウェハテストでは、動作状態とするため、制御信号150を‘H’とすると、入力信号160はアンド回路140を通して第2のパッド112に伝播する。一方、アセンブリ後では、非動作状態とするため、制御信号150を‘L’とすると、アンド回路140は入力信号160に関わらず出力が‘L’固定となり、入力信号160を第2のパッド112に伝播しない。
制御信号150は必要時に外部から与えるのが一般的であるが、チップの構成上で内部設定できるようにする場合もある。
以上のように、第2のバッファ460は、その動作状態/非動作状態を制御することができ、これにより、ウェハテスト後には非動作状態とすることで、低消費電力にしてノイズ発生の防止を実現し、MCP製品としての最適化を図ることができる。
【0020】
以上のように、この実施の形態1によれば、チップ(半導体装置)1010は、MCPに共に搭載される別の半導体装置に接続される第1のパッド111と、ウェハテストにてプロービング接続される第2のパッド112と、第1のパッド111に接続される別の半導体装置をドライブする第1のバッファ450と、第1のバッファ450によりドライブされ、第1のバッファ450のドライブ能力よりも大きいドライブ能力により第2のパッド112に接続されるテスタの負荷容量をドライブし、制御信号150により動作状態/非動作状態が制御される第2のバッファ460とを有するので、アセンブリ後においてはドライブ能力の小さい第1のバッファ450で別の半導体装置をドライブし、ウェハテストでは、ドライブ能力の大きい第2のバッファ460でテスタの負荷容量をドライブできるようになるため、ノイズ発生および動作時消費電流の増大を抑える効果が得られる。
【0021】
実施の形態2.
図3はこの発明の実施の形態2によるマルチチップパッケージに搭載するチップ(半導体装置)の概略構成を示すブロック図である。図において、チップ1011において、500は内部回路、410,420は内部回路500の入力バッファ、430は出力バッファである。101〜103は、チップ上に形成され、入力バッファ410,420の入力端および出力バッファ430の出力端がそれぞれ接続されるパッドである。105は内部回路500の他の入出力(簡易のために省略)のためのパッドである。
【0022】
チップ1011は、MCPに組み込む半導体装置であって、別の半導体装置と接続する第1のパッド111と、ウェハテストにてプロービング接続される第2のパッド113を有する。第1のパッド111には第1のバッファ450の出力側が接続され、第2のパッド113には、第2のバッファ460の出力側が接続されている。また、第1のバッファ450の出力側は第2のバッファ460の入力側に接続されている。ここで、第2のバッファ460のドライブ能力は、第1のバッファ450のドライブ能力よりも大きく設定するように設計されている。ここで、実施の形態1との相違点は、第2のパッド113を第1のパッド111より小さいサイズとした点である。第1のパッド111は、アセンブリのときにワイヤをつけるのに必要なパッドサイズが必要であるが、第2のパッド113は、ウェハテストのプロービングに必要なパッドサイズを満たせばよい。
【0023】
以上のように、この実施の形態2によれば、チップ1011は、MCPに共に搭載される別の半導体装置に棲続される第1のパッド111と、ウェハテストにてプロービング接続される第2のパッド113と、第1のパッド111に接続される別の半導体装置をドライブする第1のバッファ450と、第1のバッファ450によりドライブされ、第1のバッファ450のドライブ能力よりも大きいドライブ能力により第2のパッド113に接続されるテスタの負荷容量をドライブし、制御可能な制御信号150により動作状態/非動作状態が制御される第2のバッフア460とを有するので、アセンブリ後においてはドライブ能力の小さい第1のバッファ450で別の半導体装置をドライブし、ウェハテストでは、ドライブ能力の大きい第2のバッファ460でテスタの負荷容量をドライブできるようになるため、ノイズ発生および動作時消費電流の増大を抑える効果が得られる。さらに、第1のパッド113のサイズを第2のパッド111のサイズより小さくできることからチップサイズを縮小できる効果が得られる。
【0024】
実施の形態3.
図4はこの発明の実施の形態3によるマルチチップパッケージの内部構成の概略を示すブロック図である。図において、1000はMCP、1010,1020はMCP1000に共に搭載された半導体装置を構成するチップで、両者は異なる機能を持つタイプのチップとする場合が一般的であるが、同じタイプのチップである場合も考えられる。いずれにしても、一方のチップから他方のチップにデータを与えたり、相互にデータを交換し合ったりするためにマルチチップ化したものである。ここでは、相互にデータを交換し合ったりするためにマルチチップ化した例としてMCP1000に搭載されるチップ1010および1020は、異なる機能を持つタイプであるが、ともに上記実施の形態1で説明したチップに相当する場合で説明する。
【0025】
チップ1010において、500は内部回路、410,420は内部回路500の入力バッファ、430は出力バッファである。101〜103は、チップ上に形成され、入力バッファ410,420の入力端および出力バッファ430の出力端がそれぞれ接続されるパッドである。105は内部回路500の他の入出力(簡易のために省略)のためのパッドである。他方のチップ1020と接続する第1のパッド111と、ウェハテストにてプロービング接続される第2のパッド112を有する。第1のパッド111には第1のバッファ450の出力側が接続され、第2のパッド112には、第2のバッファ460の出力側が接続されている。また、第1のバッファ450の出力側は第2のバッファ460の入力側に接続されている。ここで、第2のバッファ460のドライブ能力は、第1のバッファ450のドライブ能力よりも大きく設定するように設計されている。
【0026】
他方のチップ1020において、501は内部回路、411は内部回路501の入力バッファである。201は、チップ上に形成され、入力バッファ411の入力端が接続されるパッドである。202,203,205は内部回路501の他の入出力(簡易のために省略)のためのパッドである。チップ1010と接続する第1のバッド211と、ウェハテストにてプロービング接続される第2のパッド212を有する。第1のパッド211には第1のバッファ451の出力側が接続され、第2のパッド212には、第2のバッファ461の出力側が接続されている。また、第1のバッファ451の出力側は第2のバッファ461の入力側に接続されている。ここで、第2のバッファ461のドライブ能力は、第1のバッファ451のドライブ能力よりも大きく設定するように設計されている。
【0027】
両チップ1010,1020は、データを交換するための接続構成を持つ。すなわち、パッド101と211の間、またパッド111と201の間をそれぞれワイヤ711,712により接続されている。このことにより、チップ1010のバッファ450の出力は、パッド111,202を経てチップ1020をドライブし、また、チップ1120のバッファ451の出力がパッド204,101を経てチップ1010をドライブする。601〜606は、チップ1010に対して適用するMCP1000の外部端子で、ワイヤ703〜708によりパッド102,103,105にそれぞれ接続されている。611〜616は、チップ1020に対して適用するMCP1000の外部端子で、ワイヤ723〜728によりパッド202,203,205にそれぞれ接続されている。チップ1010における第2のパッド112およびチップ1020におけるパッド212は、ワイヤリングせずオープン状態にされている。
【0028】
MCP1000の状態では、チップ1010において、内部回路500から出力された信号がドライブ能力の小さい第1のバッファ450で第1のパッド111に出力される。この信号はワイヤ712を経てチップ1020のパッド201に伝わり、入力バッファ411で内部回路501に伝播する。この信号はドライブ能力の大きい第2のバッファ460に入力されるが、第2のバッファ460はMCP1000としてアセンブリした後には使用しないため、制御信号150により非動作状態に制御され、その出力に接続されるパッド112は、‘H’または‘L’電位固定か、ハイインピーダンス状態となる。同様に、チップ1020において、内部回路501から出力された信号がドライブ能力の小さい第1のバッファ451で第1のパッド211に出力される。この信号はワイヤ711を経てチップ1010のパッド101に伝わり、入力バッファ410で内部回路500に伝播する。この信号はドライブ能力の大きい第2のバッファ461に入力されるが、第2のバッファ461はMCP1000とした場合には使用しないため、制御信号151により非動作状態に制御され、その出力に接続されるパッド212は‘H’または‘L’電位固定か、ハイインピーダンス状態となる。
【0029】
以上のように、この実施の形態3によれば、MCP1000の状態で、ドライブ能力の小さい第1のバッファ450および451で別の半導体装置1020および1010をそれぞれドライブし、ドライブ能力の大きい第2のバッファ460および461が接続されるパッド112および212はオープン状態である。また、第2のバッファ460および461は、制御信号150および151によりそれぞれ非動作状態に制御されるため、ノイズ発生および動作時消費電流の増大を抑える効果が得られる。また、MCPに最適なドライブ能力の出力バッファでMCP1000を構成できる。
【0030】
なお、ここでは、相互にデータを交換し合ったりするためにマルチチップ化した例として、MCP1000に搭載されるチップ1010および1020は、異なる機能を持つタイプであるが、ともに上記実施の形態1で説明したチップに相当する場合で説明したが、一方のチップから他方のチップにデータを与えるだけのためにマルチチップ化した場合、すなわち図5に示す構成とした場合でも適用でき、同様の効果を奏する。
さらに、ここでは、相互にデータを交換し合ったりするためにマルチチップ化した例として、MCP1000に搭載されるチップ1010および1020は、異なる機能を持つタイプとして、ともに上記実施の形態1で説明したチップに相当する場合で説明したが、上記実施の形態2に相当するものを適用した場合、すなわち図6に示す構成とした場合でもよく、同様の効果を奏する。一方のチップから他方のチップにデータを与えるためにマルチチップ化した場合、すなわち図7に示す構成とした場合でも適用でき、同様の効果を奏する。
【0031】
実施の形態4.
図8は実施の形態4によるマルチチップパッケージの内部構成の概略を示すブロック図である。図において、1004はMCP、1010,1020はMCP1004に共に搭載された半導体装置を構成するチップで、両者は異なる機能を持つタイプのチップとする場合が一般的であるが、同じタイプのチップである場合も考えられる。いずれにしても、一方のチップから他方のチップにデータを与えたり、相互にデータを交換し合ったりするためにマルチチップ化したものである。
ここでは、相互にデータを交換し合ったりするためにマルチチップ化した例として、MCP1004に搭載されるチップ1010および1020は、異なる機能を持つタイプであるが、ともに上記実施の形態1で説明したチップに相当するものを使用した場合で説明する。
【0032】
チップ1010において、500は内部回路、410,420は内部回路500の入力バッファ、430は出力バッファである。101〜103は、チップ上に形成され、入力バッファ410,420の入力端および出力バッファ430の出力端がそれぞれ接続されるパッドである。105は内部回路500の他の入出力(簡易のために省略)のためのパッドである。他方のチップ1020と接続する第1のパッド111と、ウェハテストにてプロービング接続される第2のパッド112を有する。第1のパッド111には第1のバッファ450の出力側が接続され、第2のパッド112には、第2のバッファ460の出力側が接続されている。また、第1のバッファ450の出力側は第2のバッファ460の入力側に接続されている。ここで、第2のバッフア460のドライブ能力は、第1のバッファ450のドライブ能力よりも大きく設定するように設計されている。他方のチップ1020において、501は内部回路、411は内部回路501の入力バッファである。201は、チップ上に形成され、入力バッファ411の入力端が接続されるパッドである。202,203,205は内部回路501の他の入出力(簡易のために省略)のためのパッドである。
【0033】
チップ1010と接続する第1のパッド211と、ウェハテストにてプロ−ビング接続される第2のパッド212を有する。第1のパッド211には第1のバッファ451の出力側が接続され、第2のパッド212には、第2のバッファ461の出力側が接続されている。また、第1のバッファ451の出力側は第2のバッファ461の入力側に接続されている。ここで、第2のバッファ461のドライブ能力は、第1のバッファ451のドライブ能力よりも大きく設定するように設計されている。両チップ1010,1020は、データを交換するための接続構成を持つ。すなわち、パッド101と211の間、またパッド111と201の間をそれぞれワイヤ711,712により接続されている。このことにより、チップ1010のバッファ450の出力は、パッド111,202を経てチップ1020をドライブし、また、チップ1120のバッファ451の出力がパッド204,101を経てチップ1010をドライブする。601〜606は、チップ1010に対して適用するMCP1000の外部端子で、ワイヤ703〜708によりパッド102,103,105にそれぞれ接続されている。611〜616は、チップ1020に対して適用するMCP1000の外部端子で、ワイヤ723〜728によりパッド202,203,205にそれぞれ接続されている。チップ1010における第2のパッド112は、ワイヤ713により外部端子607に接続されている。チップ1020におけるパッド212は、ワイヤ733により外部端子617に接続されている。
【0034】
MCP1004の状態では、チップ1010において、内部回路500から出力された信号がドライブ能力の小さい第1のバッファ450で第1のパッド111に出力される。この信号はワイヤ712を経てチップ1020のパッド201に伝わり、入力バッファ411で内部回路501に伝播する。この信号はドライブ能力の大きい第2のバッファ460に入力され、パッド112からワイヤ713を経て外部端子607に伝わる。第2のバッフア460はその制御信号150により動作状態/動作状態が制御できるので、用途に応じて、例えば通常時は非動作状態としてその出力に接続されるパッド112および外部端子607は‘H’または‘L’電位固定かハイインピーダンス状態とし、チップ1010のテスト時は第2のバッフア460の制御信号150により動作状態としてその出力に接続されるパッド112を経て外部端子607に信号が伝播する。同様に、チップ1020において、内部回路501から出力された信号がドライブ能力の小さい第1のバッファ451で第1のパッド211に出力される。この信号はワイヤ711を経てチップ1010のパッド101に伝わり、入力バッファ410で内部回路500に伝播する。この信号はドライブ能力の大きい第2のバッファ461に入力され、パッド212からワイヤ733を経て外部端子617に伝わる。第2のバッファ461はその制御信号151により動作状態/非動作状態が制御できるので、用途に応じて、例えば通常時は非動作状態としてその出力に接続されるパッド212および外部端子627は‘H’または‘L’電位固定かハイインピーダンス状態とし、チップ1020のテスト時は第2のバッファ461の制御信号151により動作状態としてその出力に接続されるパッド212を経て外部端子617に信号が伝播する。
【0035】
以上のように、この実施の形態4によれば、MCP1004の状態で、ドライブ能力の小さい第1のバッファ450および451で別の半導体装置1020および1010をそれぞれドライブし、ドライブ能力の大きい第2のバッファ460および461が接続されるパッド112および212はそれぞれ外部端子607および617に接続して、第2のバッファ460および461は、制御信号150および151により非動作状態に制御できるため、ノイズ発生および動作時消費電流の増大を抑える効果が得られる。また、MCPに最適なドライブ能力の出力バッファでMCP1004を構成できる。さらに、ドライブ能力の大きい第2のバッファ460および461が接続されるパッド112および212は、それぞれ外部端子607および617に接続しているので、MCPとしてアセンブリした後でも第2のバッファ460および461の出力が使用可能である。例えば、第2のバッファ460および461は、制御信号150および151によりそれぞれ動作状態/非動作状態に制御できるため、チップ1010や1020のそれぞれのテストに使用できる。
【0036】
なお、ここでは、相互にデータを交換し合ったりするためにマルチチップ化した例としてMCP1004に搭載されるチップ1010および1020は、異なる機能を持つタイプであるが、ともに上記実施の形態1で説明したチップに相当する場合で説明したが、一方のチップから他方のチップにデータを与えるだけのためにマルチチップ化した場合、すなわち図9に示す構成とした場合でも適用でき、同様の効果を奏する。
さらに、ここでは、相互にデータを交換し合ったりするためにマルチチップ化した例としてMCP1004に搭載されるチップ1010および1020は、異なる機能を持つタイプであるが、ともに上記実施の形態1で説明したチップに相当する場合で、第2のバッファ460および461が接続されるパッド112および212はそれぞれ外部端子607および617に接続した例で説明したが、外部端子に接続するのはどちらか一方にしてもよく、同様の効果を奏する。
【0037】
実施の形態5.
図10はこの発明の実施の形態5によるマルチチップパッケージに搭載するチップ(半導体装置)の概略構成を示すブロック図である。1012はチップである。チップ1012において、500は内部回路、410,420は内部回路500の入力バッファ、430は出力バッファである。101〜103は、チップ上に形成され、入力バッファ410,420の入力端および出力バッファ430の出力端がそれぞれ接続されるパッドである。105は内部回路500の他の入出力(簡易のために省略)のためのパッドである。チップ1012は、MCPに組み込む半導体装置であって、別の半導体装置と接続する第1のパッド111と、ウェハテストにてプロービング接続される第2のパッド112を有する。第1のパッド111には第1のバッファ450の出力側が接続され、第2のパッド112には、第2のバッファ460の出力側が接続されている。また、第1のバッファ450の出力側は第2のバッファ460の入力側に接続されている。ここで、第2のバッファ460のドライブ能力は、第1のバッファ450のドライブ能力よりも大きく設定するように設計されている。第2のバッファ460の制御信号150はパッド114に接続される。
実施の形態1との相違点は、第2のバッファ460に与える制御信号150をパッド114から与えられるようにしたに点である。
【0038】
以上のように、この実施の形態5によれば、チップ1012は、MCPに共に搭載される別の半導体装置に接続される第1のパッド111と、ウェハテストにてプロービング擦続される第2のパッド112と、第1のパッド111に接続される別の半導体装置をドライブする第1のバッファ450と、第1のバッファ450によりドライブされ、第1のバッファ450のドライブ能力よりも大きいドライブ能力により第2のパッド112に接続されるテスタの負荷容量をドライブし、制御可能な制御信号150により動作状態/非動作状態が制御される第2のバッファ460とを有するので、アセンブリ後においてはドライブ能力の小さい第1のバッファ450で別の半導体装置をドライブし、ウェハテストでは、ドライブ能力の大きい第2のバッファ460でテスタの負荷容量をドライブできるようになるため、ノイズ発生および動作時消費電流の増大を抑える効果が得られる。さらに、第2のバッファ460の制御信号150をパッド114に接続することで、第2のバッファ460の動作状態/非動作状態が外部から容易に制御できる。
【0039】
実施の形態6.
図11はこの発明の実施の形態6によるマルチチップパッケージの内部構成の概略を示すブロック図である。図において、1006はMCPである。1012,1022はMCP1006に共に搭載された半導体装置を構成するチップで、両者は異なる機能を持つタイプのチップとする場合が一般的であるが、同じタイプのチップである場合も考えられる。いずれにしても、一方のチップから他方のチップにデータを与えたり、相互にデータを交換し合ったりするためにマルチチップ化したものである。
ここでは、相互にデータを交換し合ったりするためにマルチチップ化した例としてMCP1006に搭載されるチップ1012および1022は、異なる機能を持つタイプであるが、ともに上記実施の形態5で説明したチップに相当する場合で説明する。
【0040】
チップ1012において、500は内部回路、410,420は内部回路500の入力バッファ、430は出力バッファである。101〜103は、チップ上に形成され、入力バッファ410,420の入力端および出力バッファ430の出力端がそれぞれ接続されるパッドである。105は内部回路500の他の入出力(簡易のために省略)のためのパッドである。他方のチップ1022と接続する第1のパッド111と、ウェハテストにてプロービング接続される第2のパッド112を有する。第1のパッド111には第1のバッファ450の出力側が接続され、第2のパッド112には、第2のバッファ460の出力側が接続されている。また、第1のバッファ450の出力側は第2のバッファ460の入力側に接続されている。ここで、第2のバッファ460のドライブ能力は、第1のバッファ450のドライブ能力よりも大きく設定するように設計されている。第2のバッファ460の制御信号150はパッド114に接続される。
【0041】
他方のチップ1022において、501は内部回路、411は内部回路501の入力バッファである。201は、チップ上に形成され、入力バッファ411の入力端が接続されるパッドである。202,203,205は内部回路501の他の入出力(簡易のために省略)のためのパッドである。チップ1012と接続する第1のパッド211と、ウェハテストにてプロービング接続される第2のパッド212を有する。第1のパッド211には第1のバッファ451の出力側が接続され、第2のパッド212には、第2のバッファ461の出力側が接続されている。また、第1のバッファ451の出力側は第2のバッファ461の入力側に接続されている。ここで、第2のバッファ461のドライブ能力は、第1のバッファ451のドライブ能力よりも大きく設定するように設計されている。第2のバッファ461の制御膚号151はパッド214に接続される。両チップ1012,1022は、データを交換するための接続構成を持つ。すなわち、パッド101と211の間、またパッド111と201の間はそれぞれワイヤ711,712により接続されている。このことにより、チップ1012のバッファ450の出力は、パッド111,202を経てチップ1022をドライブし、また、チップ1022のバッファ451の出力がパッド204,101を経てチップ1012をドライブする。601〜606は、チップ1012に対して適用するMCP1006の外部端子で、ワイヤ703〜708によりパッド102,103,105にそれぞれ接続されている。611〜616は、チップ1022に対して適用するMCP1006の外部端子で、ワイヤ723〜728によりパッド202,203,205にそれぞれ接続されている。チップ1012における第2のパッド112およびチップ1022におけるパッド212は、ワイヤリングせずオープン状態にされている。また、チップ1012における第2のバッファ460の制御信号150に接続されるパッド114およびチップ1022における第2のバッフア461の制御信号151に接続されるパッド214は、ワイヤ714,734により外部端子608,618に接続される。
【0042】
MCP1006としてアセンブリされた状態では、チップ1012において、内部回路500から出力された信号がドライブ能力の小さい第1のバッファ450で第1のパッド111に出力される。この信号はワイヤ712を経てチップ1022のパッド201に伝わり、入力バッファ411で内部回路501に伝播する。この信号はドライブ能力の大きい第2のバッファ460に入力されるが、第2のバッファ460はMCP1006の場合は使用しないため、外部端子608から制御信号150により非動作状態に制御され、その出力に接続されるパッド112は‘H’または‘L’電位固定かハイインピーダンス状態となる。同様に、チップ1022において、内部回路501から出力された信号がドライブ能力の小さい第1のバッファ451で第1のパッド211に出力される。この信号はワイヤ711を経てチップ1012のパッド101に伝わり、入力バッファ410で内部回路500に伝播する。この信号はドライブ能力の大きい第2のバッファ461に入力されるが、第2のバッファ461はMCP1006に組み込んだ後は使用しないため、外部端子618から制御信号151により非動作状態に制御され、その出力に接続されるパッド212は‘H’または‘L’電位固定かハイインピーダンス状態となる。
【0043】
以上のように、この実施の形態6によれば、MCP1006の状態で、ドライブ能力の小さい第1のバッファ450および451で別の半導体装置1022および1012をそれぞれドライブし、ドライブ能力の大きい第2のバッファ460および461が接続されるパッド112および212はオープン状態である。また、第2のバッファ460および461は、外部端子608および618から制御信号150および151によりそれぞれ非動作状態に制御されるため、ノイズ発生および動作時消費電流の増大を抑える効果が得られる。また、MCPに最適なドライブ能力の出力バッファでMCP1000を構成できる。さらに、第2のバッファ460および461の制御信号150および151に接続されるパッド114および214を外部端子608および618にそれぞれ接続することで、パッケージング後も第2のバッファ460および461の動作状態/非動作状態が外部から容易に制御できる。
【0044】
なお、ここでは、相互にデータを交換し合ったりするためにマルチチップ化した例として、MCP1006に搭載されるチップ1012および1022は、異なる機能を持つタイプであるが、ともに実施の形態5で説明したチップに相当するものを使用した場合で説明したが、一方のチップから他方のチップにデータを与えるだけのためにマルチチップ化した場合、すなわち図12に示す構成とした場合でも適用でき、同様の効果を奏する。
さらに、ここでは、相互にデータを交換し合ったりするためにマルチチップ化した例として、MCP1006に搭載されるチップ1012および1022は、異なる機能を持つタイプであるが、ともに実施の形態5で説明したチップに相当するものに対して、第2のバッファ460および461の制御信号150および151に接続されるパッド114および214を外部端子608および618にそれぞれ接続した例で説明したが、外部端子に接続するのはどちらか一方でもよく、同様の効果を奏する。
【0045】
なお、上述してきたこの発明各実施の形態において、ワイヤによるアセンブリを例としたが、代わりにバンプによる接続にしてもよい。また、2チップ構成のMCPを例として示したが、それ以上の複数チップで構成した場合でもよい。
【0046】
【発明の効果】
以上のように、この発明によれば、別の半導体装置に接続される第1のパッドと、ウェハテストにてプロービング接続される第2のパッドと、第1のパッドに接続される別の半導体装置をドライブする第1のバッファと、第1のバッファによりドライブされ、第1のバッファのドライブ能力よりも大きいドライブ能力により第2のパッドに接続されるテスタの負荷容量をドライブし、制御信号により動作状態/非動作状態が制御される第2のバッファとを有するように構成したので、アセンブリ後においては、ドライブ能力の小さい第1のバッファで別の半導体装置をドライブし、ウェハテストでは、ドライブ能力の大きい第2のバッファでテスタの負荷容量をドライブできるようになるため、ノイズ発生および動作時消費電流の増大を抑え、特に、通常使用時におけるバッファ内での消費電力を抑える効果がある。
【0047】
この発明によれば、第1のパッドのサイズを第2のパッドのサイズより小さくするように構成したので、その分チップサイズを縮小できる効果がある。
【0048】
この発明によれば、第2のバッファの動作状態/非動作状態を制御する勧御信号が与えられるパッドを有するように構成したので、第2のバッファの動作状態/非動作状態が外部から容易に制御できるという効果がある。
【図面の簡単な説明】
【図1】この発明の実施の形態1によるマルチチップパッケージに搭載するチップの概略構成を示すブロック図である。
【図2】同実施の形態1に係る第2のバッファの構成を示す回路図である。
【図3】同実施の形態2によるマルチチップパッケージに搭載するチップの概略構成を示すブロック図である。
【図4】同実施の形態3によるマルチチップパッケージの内部構成の概略を示すブロック図である。
【図5】同実施の形態3による他のマルチチップパッケージの内部構成の概略を示すブロック図である。
【図6】同実施の形態3による他のマルチチップパッケージの内部構成の概略を示すブロック図である。
【図7】同実施の形態3による他のマルチチップパッケージの内部構成の概略を示すブロック図である。
【図8】同実施の形態4によるマルチチップパッケージの内部構成の概略を示すブロック図である。
【図9】同実施の形態4による他のマルチチップパッケージの内部構成の概略を示すブロック図である。
【図10】同実施の形態5によるマルチチップパッケージに搭載するチップの概略構成を示すブロック図である。
【図11】同実施の形態6によるマルチチップパッケージの内部構成の概略を示すブロック図である。
【図12】同実施の形態6による他のマルチチップパッケージの内部構成の概略を示すブロック図である。
【図13】従来のマルチチップパッケージの内部構成の概略を示すブロック図である。
【図14】従来の出力バッファの構成を示す回路図である。
【符号の説明】
101〜105,114,201〜205 パッド、111,211 第1のパッド、112,212 第2のパッド、122,123,126,127,446 Pチャネルトランジスタ、124,125,128,129,447 Nチャネルトランジスタ、130 電源電位、131 GND電位、140 アンド回路、150,151 制御信号、160 入力信号、410,411,420 入力バッファ、430,440,441 出力バッファ、443 通常使用ドライバ、444 能力調整用ドライバ、450,451 第1のバッファ、460 第2のバッファ、500 内部回路、601〜608,611〜618 外部端子、701〜708,712,713,714,723〜728,733,734 ワイヤ、1000,1001〜1006 MCP、1010,1011,1012,1020,1021,1022,1030 チップ。
Claims (3)
- 別の半導体装置に接続される第1のパッドと、
ウェハテストにてプロービング接続される第2のパッドと、
前記第1のパッドに接続される前記別の半導体装置をドライブする第1のバッファと、
前記第1のバッファによりドライブされ、前記第1のバッファのドライブ能力よりも大きいドライブ能力により第2のパッドに接続されるテスタの負荷容量をドライブし、制御信号により動作状態/非動作状態が制御される第2のバッファとを有する半導体装置。 - 第1のパッドのサイズを第2のパッドのサイズより小さくした請求項1記載の半導体装置。
- 第2のバッファを動作状態/非動作状態に制御する制御信号を直接第2のバッファに与えるパッドを有する請求項1または請求項2記載の半導体装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002220079A JP2004061299A (ja) | 2002-07-29 | 2002-07-29 | 半導体装置 |
TW91136688A TWI221192B (en) | 2002-07-29 | 2002-12-19 | Semiconductor device downsizing its built-in driver |
US10/330,072 US6756803B2 (en) | 2002-07-29 | 2002-12-30 | Semiconductor device downsizing its built-in driver |
DE2003109598 DE10309598A1 (de) | 2002-07-29 | 2003-03-05 | Halbleitervorrichtung mit verkleinertem eingebautem Treiber |
KR1020030016465A KR100553397B1 (ko) | 2002-07-29 | 2003-03-17 | 내장 드라이버의 소형화를 도모한 반도체 장치 |
CNB031072216A CN1235279C (zh) | 2002-07-29 | 2003-03-17 | 使内置驱动器小型化的半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002220079A JP2004061299A (ja) | 2002-07-29 | 2002-07-29 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004061299A true JP2004061299A (ja) | 2004-02-26 |
Family
ID=30437669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002220079A Pending JP2004061299A (ja) | 2002-07-29 | 2002-07-29 | 半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6756803B2 (ja) |
JP (1) | JP2004061299A (ja) |
KR (1) | KR100553397B1 (ja) |
CN (1) | CN1235279C (ja) |
DE (1) | DE10309598A1 (ja) |
TW (1) | TWI221192B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007097053A1 (ja) * | 2006-02-23 | 2007-08-30 | Matsushita Electric Industrial Co., Ltd. | 半導体集積回路とその検査方法 |
JP2010519548A (ja) * | 2007-02-22 | 2010-06-03 | テラダイン、 インコーポレイテッド | テスト用に設計されたマイクロプローブ |
JP2010261931A (ja) * | 2009-05-11 | 2010-11-18 | Agere Systems Inc | 取り外し可能なボンド・パッド延長部を含む回路装置 |
JP2013524166A (ja) * | 2010-03-26 | 2013-06-17 | アイメック | Tsvベースの3次元積層icのためのテストアーキテクチャ |
JP2016109439A (ja) * | 2014-12-02 | 2016-06-20 | 富士通株式会社 | 半導体装置および半導体装置の試験方法 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7444575B2 (en) * | 2000-09-21 | 2008-10-28 | Inapac Technology, Inc. | Architecture and method for testing of an integrated circuit device |
US7006940B1 (en) * | 2002-11-27 | 2006-02-28 | Inapac Technology, Inc. | Set up for a first integrated circuit chip to allow for testing of a co-packaged second integrated circuit chip |
US8001439B2 (en) | 2001-09-28 | 2011-08-16 | Rambus Inc. | Integrated circuit testing module including signal shaping interface |
US8166361B2 (en) * | 2001-09-28 | 2012-04-24 | Rambus Inc. | Integrated circuit testing module configured for set-up and hold time testing |
US7313740B2 (en) * | 2002-07-25 | 2007-12-25 | Inapac Technology, Inc. | Internally generating patterns for testing in an integrated circuit device |
US8286046B2 (en) | 2001-09-28 | 2012-10-09 | Rambus Inc. | Integrated circuit testing module including signal shaping interface |
US8063650B2 (en) | 2002-11-27 | 2011-11-22 | Rambus Inc. | Testing fuse configurations in semiconductor devices |
KR100596776B1 (ko) * | 2004-01-08 | 2006-07-04 | 주식회사 하이닉스반도체 | 멀티 칩 어셈블리 및 이의 구동 방법 |
JP2005209239A (ja) * | 2004-01-20 | 2005-08-04 | Nec Electronics Corp | 半導体集積回路装置 |
JP4521611B2 (ja) * | 2004-04-09 | 2010-08-11 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
JP4673652B2 (ja) * | 2005-03-29 | 2011-04-20 | 富士通セミコンダクター株式会社 | 半導体装置の試験方法及び半導体装置 |
US7779311B2 (en) * | 2005-10-24 | 2010-08-17 | Rambus Inc. | Testing and recovery in a multilayer device |
JP5120868B2 (ja) * | 2006-07-13 | 2013-01-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7466603B2 (en) | 2006-10-03 | 2008-12-16 | Inapac Technology, Inc. | Memory accessing circuit system |
US7561027B2 (en) * | 2006-10-26 | 2009-07-14 | Hewlett-Packard Development Company, L.P. | Sensing device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07303030A (ja) | 1994-05-02 | 1995-11-14 | Hitachi Ltd | 半導体集積回路 |
US6304098B1 (en) * | 2000-03-14 | 2001-10-16 | Sun Microsystems, Inc. | Method and apparatus for reducing noise in communication channels having a shared reference signal |
JP2001294539A (ja) | 2000-04-13 | 2001-10-23 | Tosoh Corp | 有機ハロゲン化合物の脱ハロゲン化処理法 |
US6515501B2 (en) * | 2001-06-01 | 2003-02-04 | Sun Microsystems, Inc. | Signal buffers for printed circuit boards |
-
2002
- 2002-07-29 JP JP2002220079A patent/JP2004061299A/ja active Pending
- 2002-12-19 TW TW91136688A patent/TWI221192B/zh active
- 2002-12-30 US US10/330,072 patent/US6756803B2/en not_active Expired - Fee Related
-
2003
- 2003-03-05 DE DE2003109598 patent/DE10309598A1/de not_active Withdrawn
- 2003-03-17 KR KR1020030016465A patent/KR100553397B1/ko not_active IP Right Cessation
- 2003-03-17 CN CNB031072216A patent/CN1235279C/zh not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007097053A1 (ja) * | 2006-02-23 | 2007-08-30 | Matsushita Electric Industrial Co., Ltd. | 半導体集積回路とその検査方法 |
JPWO2007097053A1 (ja) * | 2006-02-23 | 2009-07-09 | パナソニック株式会社 | 半導体集積回路とその検査方法 |
JP2010519548A (ja) * | 2007-02-22 | 2010-06-03 | テラダイン、 インコーポレイテッド | テスト用に設計されたマイクロプローブ |
JP2010261931A (ja) * | 2009-05-11 | 2010-11-18 | Agere Systems Inc | 取り外し可能なボンド・パッド延長部を含む回路装置 |
JP2013524166A (ja) * | 2010-03-26 | 2013-06-17 | アイメック | Tsvベースの3次元積層icのためのテストアーキテクチャ |
KR101918782B1 (ko) | 2010-03-26 | 2019-02-08 | 아이엠이씨 브이제트더블유 | Tsv-기반 3d 스택 ic에 대한 테스트 액세스 아키텍쳐 |
JP2016109439A (ja) * | 2014-12-02 | 2016-06-20 | 富士通株式会社 | 半導体装置および半導体装置の試験方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200401897A (en) | 2004-02-01 |
US6756803B2 (en) | 2004-06-29 |
KR20040011337A (ko) | 2004-02-05 |
DE10309598A1 (de) | 2004-02-26 |
CN1472885A (zh) | 2004-02-04 |
KR100553397B1 (ko) | 2006-02-16 |
TWI221192B (en) | 2004-09-21 |
CN1235279C (zh) | 2006-01-04 |
US20040027150A1 (en) | 2004-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004061299A (ja) | 半導体装置 | |
US6724237B2 (en) | Semiconductor integrated circuit for multi-chip package with means to optimize internal drive capacity | |
US6465336B2 (en) | Circuit and method for providing interconnections among individual integrated circuit chips in a multi-chip module | |
US7518231B2 (en) | Differential chip performance within a multi-chip package | |
KR100218843B1 (ko) | 복수의 인터페이스 레벨을 출력 가능한 반도체 집적 회로 장치 | |
JP4510370B2 (ja) | 半導体集積回路装置 | |
KR20040017691A (ko) | 종결 회로를 갖는 반도체 집적 회로의 레이아웃 | |
US6646342B2 (en) | Semiconductor chip and multi-chip module | |
US6646952B2 (en) | Semiconductor circuit and semiconductor device | |
JPH11145397A (ja) | 半導体集積回路装置 | |
KR100400313B1 (ko) | 반도체 메모리 장치의 데이터 입출력 회로 | |
JP2004103703A (ja) | 半導体装置及び当該半導体装置を用いた異なるレベルの信号の処理システム | |
JP2000022072A (ja) | マルチチップモジュール | |
JPH05268016A (ja) | 半導体集積回路 | |
JP2842597B2 (ja) | 半導体集積回路装置 | |
JP2003303893A (ja) | 半導体集積回路 | |
JP2006303300A (ja) | 半導体装置及びその製造方法 | |
JP2006324359A (ja) | 半導体チップ及び半導体装置 | |
JPH01185941A (ja) | ゲートアレイ半導体装置 | |
US20060197208A1 (en) | Chip-packaging with bonding options having a plurality of package substrates | |
JP2915319B2 (ja) | 半導体装置 | |
US20080003714A1 (en) | Chip-packaging with bonding options connected to a package substrate | |
JP2006049586A (ja) | 半導体装置 | |
JPH04172015A (ja) | 出力バッファ回路 | |
JPH0642529B2 (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050701 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070703 |