JP2004061299A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004061299A JP2004061299A JP2002220079A JP2002220079A JP2004061299A JP 2004061299 A JP2004061299 A JP 2004061299A JP 2002220079 A JP2002220079 A JP 2002220079A JP 2002220079 A JP2002220079 A JP 2002220079A JP 2004061299 A JP2004061299 A JP 2004061299A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- pad
- chip
- output
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】ウェハテスト時に要求されるドライブ能力を得ることができ、かつ通常動作時のドライブノイズ発生の防止と消費電流を抑えて別の半導体装置をドライブできるドライブサイズを得る。
【解決手段】マルチチップパッケージ内の別の半導体装置に接続される第１のパッドと、ウェハテストにてプロービング接続される第２のパッドと、第１のパッドに接続される別の半導体装置をドライブする第１のバッファと、第１のバッファによりドライブされ、第１のバッファのドライブ能力よりも大きいドライブ能力により第２のパッドに接続されるテスタの負荷容量をドライブし、外部から与えられる制御信号によりオン／オフ状態が制御される第２のバッファとを有する。
【選択図】 図１
【解決手段】マルチチップパッケージ内の別の半導体装置に接続される第１のパッドと、ウェハテストにてプロービング接続される第２のパッドと、第１のパッドに接続される別の半導体装置をドライブする第１のバッファと、第１のバッファによりドライブされ、第１のバッファのドライブ能力よりも大きいドライブ能力により第２のパッドに接続されるテスタの負荷容量をドライブし、外部から与えられる制御信号によりオン／オフ状態が制御される第２のバッファとを有する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、複数の半導体装置のチップを組み合わせて搭載し、データを交換するために各チップ間を配線することで一体化した半導体パッケージ、すなわちマルチチップパッケージに組み込まれる半導体装置に関するものである。
【０００２】
【従来の技術】
近年、携帯電話のように小型化と多機能化が要求される電子機器において、機器メーカの要求に応える半導体製品として、ロジックとメモリ、デジタルとアナログ、フラッシュメモリとＳＲＡＭ等のＬＳＩを組み合わせて積層させ、そのチップ間をワイヤボンド方式などで配線することによりワンパッケージ化したマルチチップパッケージ（以下、ＭＣＰとする）の使用が増加しつつある。
【０００３】
図１３は従来の２チップ（半導体装置）を組み合わせたマルチチップパッケージの内部構成の概略を示すブロック図である。図において、１１００はＭＣＰ、１１１０，１１２０はＭＣＰ１１００に共に搭載された半導体装置を構成するチップで、両者は異なる機能を持つタイプのチップとする場合が一般的であるが、同じタイプのチップである場合も考えられる。いずれにしても、一方のチップから他方のチップにデータを与えたり、相互にデータを交換し合ったりするためにマルチチップ化したものである。
【０００４】
チップ１１１０において、５００は内部回路、４１０，４２０は内部回路５００の入力バッファ、４３０，４４０は出力バッファである。１０１〜１０４は、チップ上に形成され、入力バッファ４１０，４２０の入力端および出力バッファ４３０，４４０の出力端がそれぞれ接続されるパッドである。１０５は内部回路５００の他の出入力（簡略のため省略）のためのパッドである。他方のチップ１１２０において、５０１は内部回路、４１１は内部回路５０１の入力バッファ、４４１は出力バッファである。２０１は、チップ上に形成され、入力バッファ４１１の入力端が接続されるパッドである。２０２，２０３，２０５は内部回路５０１の他の入出力（簡易のために省略）のためのパッドである。両チップ１１１０，１１２０は、データを交換するための接続構成を持つ。すなわち、パッド１０１と２０４の間、またパッド１０４と２０１の間をそれぞれワイヤ７０１，７０２により接続されている。このことにより、チップ１１１０のバッファ４４０の出力はパッド１０４，２０１を経てチップ１１２０をドライブし、また、チップ１１２０バッファ４４１の出力がパッド２０４，１０１を経てチップ１１１０の内部回路５００に与えられるようになっている。６０１〜６０６は、チップ１１１０に対して適用するＭＣＰ１１００の外部端子で、ワイヤ７０３〜７０８により各パッド１０２，１０３，１０５にそれぞれ接続されている。６１１〜６１６はチップ１１２０に対して適用するＭＣＰ１１００の外部端子で、ワイヤ７２３〜７２８により各パッド２０２，２０３，２０５にそれぞれ接続されている。
【０００５】
一般に、ＭＣＰに搭載された半導体装置の入出力端子および出力端子、すなわちパッドは、大きく分けて、アセンブリ後（電子機器にＭＣＰを組み込んで使用する状態）に外部入出力端子および出力端子として使用するもの、アセンブリ後においてＭＣＰに共に搭載された別の半導体装置との間でのみ信号の入出力のため用いるものの２種類がある。
後者の用途の内容については、この出願人による特願２００１−２９４５３９にも記載しているが、この場合、図１３に示すように、出力バッファ４４０の出力ドライブ能力を、制御信号１５０を用いて制御する構成を備えることが述べられている。この出力バッファ４４０の回路構成例を図１４に示す。
【０００６】
図１４において、４４３は通常使用ドライバ、４４４は能力調整用ドライバである。この出力バッファ４４０には、図１３の内部回路５００からの信号が入力信号１６０として供給され、その出力は出力パッド１０４に現れる。ウェハテスト時には制御信号１５０を‘Ｈ’にすることにより能力調整用ドライバ４４４をイネーブルとする。したがって、出力バッファ４４０はドライブ能力を大きくしてテスタの大きな負荷容量を駆動できるようになる。また、アセンブリ後の通常使用状態では、制御信号１５０を‘Ｌ’にすることで、能力調整用ドライバ４４４をディスエーブルとする。したがって、アセンブリ後にはＭＣＰ１１００に共に搭載されている別の半導体装置、すなわち図１３ではチップ１１２０のみをドライブするために、出力バッファ４４０はドライブ能力を小さくできる。出力バッファ４４０は、このように使用状況に応じてドライブ能力を切り替えることにより、通常使用時にはＭＣＰ１１００内のチップ間配線を小さいドライブ能力でドライブできるため、動作時に影響を及ぼすドライブノイズの発生および動作時消費電流の増大を防いできた。
【０００７】
【発明が解決しようとする課題】
従来のＭＣＰは以上のように構成されているので、アセンブリ後のＭＣＰに搭載されている別の半導体装置のみをドライブすればいい状況において、出力バッファ４４０は通常使用ドライバ４４３だけでドライブすることとなる。この時も、通常使用ドライバ４４３は常に能力調整用ドライバ４４４を構成しているＰチャネルトトランジスタ４４６とＮチャネルトトランジスタ４４７のドレイン容量をドライブしなければならない。つまり、別の半導体装置をドライブするためにドライブ能力が小さくなるように制御しても、小さなドライバで、同時に、オフ状態の能力調整用ドライバ４４４のドレイン容量を駆動し続けなければならない。そのために、通常使用ドライバ４４３のサイズは、オフ状態の能力調整用ドライバ４４４のドレイン容量を駆動することも考慮して大きめのサイズを選定しなければならず、その分消費電流の増加を招くという問題があった。
【０００８】
また、ＭＣＰに組み込む半導体装置、およびそれを用いたＭＣＰを実現する際、従来技術による他方の半導体装置をドライブするために設けたタブ構成では、オフ状態の能力調整用ドライバ４４４のドレイン容量を駆動することを考慮した通常使用ドライバ４４３のドライブ能力を必要とする出力バッファの回路配置となるため、ドライバサイズを小さく抑制することができず、ノイズ発生および動作時消費電流に対する対策に限界があり、ＭＣＰ製品の最適化を図る上で妨げとなるなどの問題となった。
【０００９】
この発明は上記のような課題を解決するためになされたもので、ウェハテスト時に要求されるドライブ能力を得ることができ、かつ通常動作時に影響を及ぼすドライブノイズの発生の防止と消費電流を抑えて共に搭載された別の半導体装置をドライブできるドライブサイズを備えた半導体装置を得ることを目的とする。
【００１０】
【課題を解決するための手段】
この発明に係る半導体装置は、別の半導体装置に接続される第１のパッドと、ウェハテストにてプロービング接続される第２のパッドと、第１のパッドに接続される別の半導体装置をドライブする第１のバッファと、第１のバッファによりドライブされ、第１のバッファのドライブ能力よりも大きいドライブ能力により第２のパッドに接続されるテスタの負荷容量をドライブし、制御信号により動作状態／非動作状態が制御される第２のバッファとを有するものである。
【００１１】
この発明に係る半導体装置は、第１のパッドのサイズを第２のパッドのサイズより小さくするものである。
【００１２】
この発明に係る半導体装置は、第２のバッファを動作状態／非動作状態に制御する制御信号を直接第２のバッファに与えるパッドを有するものである。
【００１３】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるマルチチップパッケージに搭載するチップ（半導体装置）の概略構成を示すブロック図である。１０１０はチップ（半導体装置）である。チップ１０１０において、５００は内部回路、４１０，４２０は内部回路５００の入出力バッファ、４３０は出力バッファである。１０１〜１０３は、チップ上に形成され、入力バッファ４１０，４２０の入力端および出力バッファ４３０の出力端がそれぞれ接続されるパッドである。１０５は内部回路５００の他の入出力（簡易のために省略）のためのパッドである。
【００１４】
チップ１０１０は、ＭＣＰに組み込む半導体装置であって、別の半導体装置と接続する第１のパッド１１１と、ウェハテストにてプロービング接続される第２のパッド１１２を有する。第１のパッド１１１には第１のバッファ４５０の出力側が接続され、第２のパッド１１２には、第２のバッファ４６０の出力側が接続されている。また、第１のバッファ４５０の出力側は第２のバッファ４６０の入力側に接続されている。ここで、第２のバッファ４６０のドライブ能力は、第１のバッファ４５０のドライブ能力よりも大きく設定するように設計されているものとする。
【００１５】
このチップ１０１０において、アセンブリ後では、ドライブ能力の小さい第１のバッファ４５０が接続される第１のパッド１１１を使用し、ウェハテストでは、ドライブ能力の大きい第２のバッファ４６０が接続されるパッド１１２が使用されるようにする。このことにより、従来と比較すると、ウェハテストでは、ドライブ能力の大きい第２のバッファ４６０が接続されるパッド１１２に対してプロービングすることで、テスタの負荷容量を十分にドライブできるようになる。一方、アセンブリ後では、従来例と比較してドライブ能力の小さい第１のバッファ４５０が接続されるパッド１１１を使用して他のチップ側と接続するので、ノイズ発生および動作時消費電流の増大も問題にならない。第１のバッファ４５０のドライブ能力を従来よりも小さくできる理由は、第１のバッファ４５０が従来の図１４に示したような能力調整用ドライバ４４４のドレイン容量をドライブする必要がないからである。
【００１６】
図２は実施の形態１に係る第２のバッファ４６０の構成を示す回路図である。図２（ａ）は、クロックゲート方式による構成例であり、図（ｂ）はアンド回路を用いた構成例であり、共にウエハ状態やアセンブリ状態で動作状態を制御可能な制御信号１５０により第２のパッド１１２ヘ入力信号１６０を出力すべきか否かを制御している。
図２（ａ）の回路は、入力信号１６０を出力するＰチャネルトランジスタ１２３とＮチャネルトランジスタ１２４、Ｐチャネルトランジスタ１２３とＮチャネルトランジスタ１２４のドレインを入力とするＰチャネルトランジスタ１２７とＮチャネルトランジスタ１２８、制御信号１５０によりオン・オフするＮチャネルトランジスタ１２５，１２９、および制御信号１５０の反転信号でオン・オフするＰチャネルトランジスタ１２２，１２６で構成される。
【００１７】
制御信号１５０によりオン・オフするＮチャネルトランジスタ１２５，１２９のソースには共にＧＮＤ電位１３１が与えられる。Ｎチャネルトランジスタ１２５のドレインにはＮチャネルトランジスタ１２４のソース電位が与えられ、Ｎチャネルトランジスタ１２９のドレインにはＮチャネルトランジスタ１２８のソース電位が与えられる。また、制御信号１５０の反転信号によりオン・オフするＰチャネルトランジスタ１２２，１２６のソースには電源電位１３０が与えられ、Ｐチャネルトランジスタ１２２のドレインにはＰチャネルトランジスタ１２３のソース電位が与えられ、Ｐチャネルトランジスタ１２６のドレインにはＰチャネルトランジスタ１２７のソース電位が与えられる。入力信号１６０はＰチャネルトランジスタ１２３とＮチャネルトランジスタ１２４のドレインから出力され、Ｐチャネルトランジスタ１２７とＮチャネルトランジスタ１２８に与えられる。Ｐチヤネルトランジスタ１２７とＮチャネルトランジスタ１２８のドレインから出力が取り出され、第２のパッド１１２に現れる。
【００１８】
ウェハテストでは、動作状態とするため、制御信号１５０を‘Ｈ’とする。これによりＮチャネルトランジスタ１２５，１２９と制御信号１５０の反転信号でオン・オフするＰチャネルトランジスタ１２２，１２６はすべてオン状態となり、入力信号１６０が第２のパッド１１２に伝播される。一方、アセンブリ後では、非動作状態とするため、制御信号１５０を‘Ｌ’とする。すると、Ｎチャネルトランジスタ１２５，１２９と制御信号１５０の反転信号でオン・オフするＰチャネルトランジスタ１２２，１２６はすべてオフ状態となり、入力信号は第２のパッド１１２に伝播しなくなる。
【００１９】
また、第２のバッファ４６０は、図２（ｂ）において、アンド回路１４０で入力信号１６０と制御信号１５０のアンドをとり、その出力が第２のパッド１１２に現れるように構成されている。
ウェハテストでは、動作状態とするため、制御信号１５０を‘Ｈ’とすると、入力信号１６０はアンド回路１４０を通して第２のパッド１１２に伝播する。一方、アセンブリ後では、非動作状態とするため、制御信号１５０を‘Ｌ’とすると、アンド回路１４０は入力信号１６０に関わらず出力が‘Ｌ’固定となり、入力信号１６０を第２のパッド１１２に伝播しない。
制御信号１５０は必要時に外部から与えるのが一般的であるが、チップの構成上で内部設定できるようにする場合もある。
以上のように、第２のバッファ４６０は、その動作状態／非動作状態を制御することができ、これにより、ウェハテスト後には非動作状態とすることで、低消費電力にしてノイズ発生の防止を実現し、ＭＣＰ製品としての最適化を図ることができる。
【００２０】
以上のように、この実施の形態１によれば、チップ（半導体装置）１０１０は、ＭＣＰに共に搭載される別の半導体装置に接続される第１のパッド１１１と、ウェハテストにてプロービング接続される第２のパッド１１２と、第１のパッド１１１に接続される別の半導体装置をドライブする第１のバッファ４５０と、第１のバッファ４５０によりドライブされ、第１のバッファ４５０のドライブ能力よりも大きいドライブ能力により第２のパッド１１２に接続されるテスタの負荷容量をドライブし、制御信号１５０により動作状態／非動作状態が制御される第２のバッファ４６０とを有するので、アセンブリ後においてはドライブ能力の小さい第１のバッファ４５０で別の半導体装置をドライブし、ウェハテストでは、ドライブ能力の大きい第２のバッファ４６０でテスタの負荷容量をドライブできるようになるため、ノイズ発生および動作時消費電流の増大を抑える効果が得られる。
【００２１】
実施の形態２．
図３はこの発明の実施の形態２によるマルチチップパッケージに搭載するチップ（半導体装置）の概略構成を示すブロック図である。図において、チップ１０１１において、５００は内部回路、４１０，４２０は内部回路５００の入力バッファ、４３０は出力バッファである。１０１〜１０３は、チップ上に形成され、入力バッファ４１０，４２０の入力端および出力バッファ４３０の出力端がそれぞれ接続されるパッドである。１０５は内部回路５００の他の入出力（簡易のために省略）のためのパッドである。
【００２２】
チップ１０１１は、ＭＣＰに組み込む半導体装置であって、別の半導体装置と接続する第１のパッド１１１と、ウェハテストにてプロービング接続される第２のパッド１１３を有する。第１のパッド１１１には第１のバッファ４５０の出力側が接続され、第２のパッド１１３には、第２のバッファ４６０の出力側が接続されている。また、第１のバッファ４５０の出力側は第２のバッファ４６０の入力側に接続されている。ここで、第２のバッファ４６０のドライブ能力は、第１のバッファ４５０のドライブ能力よりも大きく設定するように設計されている。ここで、実施の形態１との相違点は、第２のパッド１１３を第１のパッド１１１より小さいサイズとした点である。第１のパッド１１１は、アセンブリのときにワイヤをつけるのに必要なパッドサイズが必要であるが、第２のパッド１１３は、ウェハテストのプロービングに必要なパッドサイズを満たせばよい。
【００２３】
以上のように、この実施の形態２によれば、チップ１０１１は、ＭＣＰに共に搭載される別の半導体装置に棲続される第１のパッド１１１と、ウェハテストにてプロービング接続される第２のパッド１１３と、第１のパッド１１１に接続される別の半導体装置をドライブする第１のバッファ４５０と、第１のバッファ４５０によりドライブされ、第１のバッファ４５０のドライブ能力よりも大きいドライブ能力により第２のパッド１１３に接続されるテスタの負荷容量をドライブし、制御可能な制御信号１５０により動作状態／非動作状態が制御される第２のバッフア４６０とを有するので、アセンブリ後においてはドライブ能力の小さい第１のバッファ４５０で別の半導体装置をドライブし、ウェハテストでは、ドライブ能力の大きい第２のバッファ４６０でテスタの負荷容量をドライブできるようになるため、ノイズ発生および動作時消費電流の増大を抑える効果が得られる。さらに、第１のパッド１１３のサイズを第２のパッド１１１のサイズより小さくできることからチップサイズを縮小できる効果が得られる。
【００２４】
実施の形態３．
図４はこの発明の実施の形態３によるマルチチップパッケージの内部構成の概略を示すブロック図である。図において、１０００はＭＣＰ、１０１０，１０２０はＭＣＰ１０００に共に搭載された半導体装置を構成するチップで、両者は異なる機能を持つタイプのチップとする場合が一般的であるが、同じタイプのチップである場合も考えられる。いずれにしても、一方のチップから他方のチップにデータを与えたり、相互にデータを交換し合ったりするためにマルチチップ化したものである。ここでは、相互にデータを交換し合ったりするためにマルチチップ化した例としてＭＣＰ１０００に搭載されるチップ１０１０および１０２０は、異なる機能を持つタイプであるが、ともに上記実施の形態１で説明したチップに相当する場合で説明する。
【００２５】
チップ１０１０において、５００は内部回路、４１０，４２０は内部回路５００の入力バッファ、４３０は出力バッファである。１０１〜１０３は、チップ上に形成され、入力バッファ４１０，４２０の入力端および出力バッファ４３０の出力端がそれぞれ接続されるパッドである。１０５は内部回路５００の他の入出力（簡易のために省略）のためのパッドである。他方のチップ１０２０と接続する第１のパッド１１１と、ウェハテストにてプロービング接続される第２のパッド１１２を有する。第１のパッド１１１には第１のバッファ４５０の出力側が接続され、第２のパッド１１２には、第２のバッファ４６０の出力側が接続されている。また、第１のバッファ４５０の出力側は第２のバッファ４６０の入力側に接続されている。ここで、第２のバッファ４６０のドライブ能力は、第１のバッファ４５０のドライブ能力よりも大きく設定するように設計されている。
【００２６】
他方のチップ１０２０において、５０１は内部回路、４１１は内部回路５０１の入力バッファである。２０１は、チップ上に形成され、入力バッファ４１１の入力端が接続されるパッドである。２０２，２０３，２０５は内部回路５０１の他の入出力（簡易のために省略）のためのパッドである。チップ１０１０と接続する第１のバッド２１１と、ウェハテストにてプロービング接続される第２のパッド２１２を有する。第１のパッド２１１には第１のバッファ４５１の出力側が接続され、第２のパッド２１２には、第２のバッファ４６１の出力側が接続されている。また、第１のバッファ４５１の出力側は第２のバッファ４６１の入力側に接続されている。ここで、第２のバッファ４６１のドライブ能力は、第１のバッファ４５１のドライブ能力よりも大きく設定するように設計されている。
【００２７】
両チップ１０１０，１０２０は、データを交換するための接続構成を持つ。すなわち、パッド１０１と２１１の間、またパッド１１１と２０１の間をそれぞれワイヤ７１１，７１２により接続されている。このことにより、チップ１０１０のバッファ４５０の出力は、パッド１１１，２０２を経てチップ１０２０をドライブし、また、チップ１１２０のバッファ４５１の出力がパッド２０４，１０１を経てチップ１０１０をドライブする。６０１〜６０６は、チップ１０１０に対して適用するＭＣＰ１０００の外部端子で、ワイヤ７０３〜７０８によりパッド１０２，１０３，１０５にそれぞれ接続されている。６１１〜６１６は、チップ１０２０に対して適用するＭＣＰ１０００の外部端子で、ワイヤ７２３〜７２８によりパッド２０２，２０３，２０５にそれぞれ接続されている。チップ１０１０における第２のパッド１１２およびチップ１０２０におけるパッド２１２は、ワイヤリングせずオープン状態にされている。
【００２８】
ＭＣＰ１０００の状態では、チップ１０１０において、内部回路５００から出力された信号がドライブ能力の小さい第１のバッファ４５０で第１のパッド１１１に出力される。この信号はワイヤ７１２を経てチップ１０２０のパッド２０１に伝わり、入力バッファ４１１で内部回路５０１に伝播する。この信号はドライブ能力の大きい第２のバッファ４６０に入力されるが、第２のバッファ４６０はＭＣＰ１０００としてアセンブリした後には使用しないため、制御信号１５０により非動作状態に制御され、その出力に接続されるパッド１１２は、‘Ｈ’または‘Ｌ’電位固定か、ハイインピーダンス状態となる。同様に、チップ１０２０において、内部回路５０１から出力された信号がドライブ能力の小さい第１のバッファ４５１で第１のパッド２１１に出力される。この信号はワイヤ７１１を経てチップ１０１０のパッド１０１に伝わり、入力バッファ４１０で内部回路５００に伝播する。この信号はドライブ能力の大きい第２のバッファ４６１に入力されるが、第２のバッファ４６１はＭＣＰ１０００とした場合には使用しないため、制御信号１５１により非動作状態に制御され、その出力に接続されるパッド２１２は‘Ｈ’または‘Ｌ’電位固定か、ハイインピーダンス状態となる。
【００２９】
以上のように、この実施の形態３によれば、ＭＣＰ１０００の状態で、ドライブ能力の小さい第１のバッファ４５０および４５１で別の半導体装置１０２０および１０１０をそれぞれドライブし、ドライブ能力の大きい第２のバッファ４６０および４６１が接続されるパッド１１２および２１２はオープン状態である。また、第２のバッファ４６０および４６１は、制御信号１５０および１５１によりそれぞれ非動作状態に制御されるため、ノイズ発生および動作時消費電流の増大を抑える効果が得られる。また、ＭＣＰに最適なドライブ能力の出力バッファでＭＣＰ１０００を構成できる。
【００３０】
なお、ここでは、相互にデータを交換し合ったりするためにマルチチップ化した例として、ＭＣＰ１０００に搭載されるチップ１０１０および１０２０は、異なる機能を持つタイプであるが、ともに上記実施の形態１で説明したチップに相当する場合で説明したが、一方のチップから他方のチップにデータを与えるだけのためにマルチチップ化した場合、すなわち図５に示す構成とした場合でも適用でき、同様の効果を奏する。
さらに、ここでは、相互にデータを交換し合ったりするためにマルチチップ化した例として、ＭＣＰ１０００に搭載されるチップ１０１０および１０２０は、異なる機能を持つタイプとして、ともに上記実施の形態１で説明したチップに相当する場合で説明したが、上記実施の形態２に相当するものを適用した場合、すなわち図６に示す構成とした場合でもよく、同様の効果を奏する。一方のチップから他方のチップにデータを与えるためにマルチチップ化した場合、すなわち図７に示す構成とした場合でも適用でき、同様の効果を奏する。
【００３１】
実施の形態４．
図８は実施の形態４によるマルチチップパッケージの内部構成の概略を示すブロック図である。図において、１００４はＭＣＰ、１０１０，１０２０はＭＣＰ１００４に共に搭載された半導体装置を構成するチップで、両者は異なる機能を持つタイプのチップとする場合が一般的であるが、同じタイプのチップである場合も考えられる。いずれにしても、一方のチップから他方のチップにデータを与えたり、相互にデータを交換し合ったりするためにマルチチップ化したものである。
ここでは、相互にデータを交換し合ったりするためにマルチチップ化した例として、ＭＣＰ１００４に搭載されるチップ１０１０および１０２０は、異なる機能を持つタイプであるが、ともに上記実施の形態１で説明したチップに相当するものを使用した場合で説明する。
【００３２】
チップ１０１０において、５００は内部回路、４１０，４２０は内部回路５００の入力バッファ、４３０は出力バッファである。１０１〜１０３は、チップ上に形成され、入力バッファ４１０，４２０の入力端および出力バッファ４３０の出力端がそれぞれ接続されるパッドである。１０５は内部回路５００の他の入出力（簡易のために省略）のためのパッドである。他方のチップ１０２０と接続する第１のパッド１１１と、ウェハテストにてプロービング接続される第２のパッド１１２を有する。第１のパッド１１１には第１のバッファ４５０の出力側が接続され、第２のパッド１１２には、第２のバッファ４６０の出力側が接続されている。また、第１のバッファ４５０の出力側は第２のバッファ４６０の入力側に接続されている。ここで、第２のバッフア４６０のドライブ能力は、第１のバッファ４５０のドライブ能力よりも大きく設定するように設計されている。他方のチップ１０２０において、５０１は内部回路、４１１は内部回路５０１の入力バッファである。２０１は、チップ上に形成され、入力バッファ４１１の入力端が接続されるパッドである。２０２，２０３，２０５は内部回路５０１の他の入出力（簡易のために省略）のためのパッドである。
【００３３】
チップ１０１０と接続する第１のパッド２１１と、ウェハテストにてプロ−ビング接続される第２のパッド２１２を有する。第１のパッド２１１には第１のバッファ４５１の出力側が接続され、第２のパッド２１２には、第２のバッファ４６１の出力側が接続されている。また、第１のバッファ４５１の出力側は第２のバッファ４６１の入力側に接続されている。ここで、第２のバッファ４６１のドライブ能力は、第１のバッファ４５１のドライブ能力よりも大きく設定するように設計されている。両チップ１０１０，１０２０は、データを交換するための接続構成を持つ。すなわち、パッド１０１と２１１の間、またパッド１１１と２０１の間をそれぞれワイヤ７１１，７１２により接続されている。このことにより、チップ１０１０のバッファ４５０の出力は、パッド１１１，２０２を経てチップ１０２０をドライブし、また、チップ１１２０のバッファ４５１の出力がパッド２０４，１０１を経てチップ１０１０をドライブする。６０１〜６０６は、チップ１０１０に対して適用するＭＣＰ１０００の外部端子で、ワイヤ７０３〜７０８によりパッド１０２，１０３，１０５にそれぞれ接続されている。６１１〜６１６は、チップ１０２０に対して適用するＭＣＰ１０００の外部端子で、ワイヤ７２３〜７２８によりパッド２０２，２０３，２０５にそれぞれ接続されている。チップ１０１０における第２のパッド１１２は、ワイヤ７１３により外部端子６０７に接続されている。チップ１０２０におけるパッド２１２は、ワイヤ７３３により外部端子６１７に接続されている。
【００３４】
ＭＣＰ１００４の状態では、チップ１０１０において、内部回路５００から出力された信号がドライブ能力の小さい第１のバッファ４５０で第１のパッド１１１に出力される。この信号はワイヤ７１２を経てチップ１０２０のパッド２０１に伝わり、入力バッファ４１１で内部回路５０１に伝播する。この信号はドライブ能力の大きい第２のバッファ４６０に入力され、パッド１１２からワイヤ７１３を経て外部端子６０７に伝わる。第２のバッフア４６０はその制御信号１５０により動作状態／動作状態が制御できるので、用途に応じて、例えば通常時は非動作状態としてその出力に接続されるパッド１１２および外部端子６０７は‘Ｈ’または‘Ｌ’電位固定かハイインピーダンス状態とし、チップ１０１０のテスト時は第２のバッフア４６０の制御信号１５０により動作状態としてその出力に接続されるパッド１１２を経て外部端子６０７に信号が伝播する。同様に、チップ１０２０において、内部回路５０１から出力された信号がドライブ能力の小さい第１のバッファ４５１で第１のパッド２１１に出力される。この信号はワイヤ７１１を経てチップ１０１０のパッド１０１に伝わり、入力バッファ４１０で内部回路５００に伝播する。この信号はドライブ能力の大きい第２のバッファ４６１に入力され、パッド２１２からワイヤ７３３を経て外部端子６１７に伝わる。第２のバッファ４６１はその制御信号１５１により動作状態／非動作状態が制御できるので、用途に応じて、例えば通常時は非動作状態としてその出力に接続されるパッド２１２および外部端子６２７は‘Ｈ’または‘Ｌ’電位固定かハイインピーダンス状態とし、チップ１０２０のテスト時は第２のバッファ４６１の制御信号１５１により動作状態としてその出力に接続されるパッド２１２を経て外部端子６１７に信号が伝播する。
【００３５】
以上のように、この実施の形態４によれば、ＭＣＰ１００４の状態で、ドライブ能力の小さい第１のバッファ４５０および４５１で別の半導体装置１０２０および１０１０をそれぞれドライブし、ドライブ能力の大きい第２のバッファ４６０および４６１が接続されるパッド１１２および２１２はそれぞれ外部端子６０７および６１７に接続して、第２のバッファ４６０および４６１は、制御信号１５０および１５１により非動作状態に制御できるため、ノイズ発生および動作時消費電流の増大を抑える効果が得られる。また、ＭＣＰに最適なドライブ能力の出力バッファでＭＣＰ１００４を構成できる。さらに、ドライブ能力の大きい第２のバッファ４６０および４６１が接続されるパッド１１２および２１２は、それぞれ外部端子６０７および６１７に接続しているので、ＭＣＰとしてアセンブリした後でも第２のバッファ４６０および４６１の出力が使用可能である。例えば、第２のバッファ４６０および４６１は、制御信号１５０および１５１によりそれぞれ動作状態／非動作状態に制御できるため、チップ１０１０や１０２０のそれぞれのテストに使用できる。
【００３６】
なお、ここでは、相互にデータを交換し合ったりするためにマルチチップ化した例としてＭＣＰ１００４に搭載されるチップ１０１０および１０２０は、異なる機能を持つタイプであるが、ともに上記実施の形態１で説明したチップに相当する場合で説明したが、一方のチップから他方のチップにデータを与えるだけのためにマルチチップ化した場合、すなわち図９に示す構成とした場合でも適用でき、同様の効果を奏する。
さらに、ここでは、相互にデータを交換し合ったりするためにマルチチップ化した例としてＭＣＰ１００４に搭載されるチップ１０１０および１０２０は、異なる機能を持つタイプであるが、ともに上記実施の形態１で説明したチップに相当する場合で、第２のバッファ４６０および４６１が接続されるパッド１１２および２１２はそれぞれ外部端子６０７および６１７に接続した例で説明したが、外部端子に接続するのはどちらか一方にしてもよく、同様の効果を奏する。
【００３７】
実施の形態５．
図１０はこの発明の実施の形態５によるマルチチップパッケージに搭載するチップ（半導体装置）の概略構成を示すブロック図である。１０１２はチップである。チップ１０１２において、５００は内部回路、４１０，４２０は内部回路５００の入力バッファ、４３０は出力バッファである。１０１〜１０３は、チップ上に形成され、入力バッファ４１０，４２０の入力端および出力バッファ４３０の出力端がそれぞれ接続されるパッドである。１０５は内部回路５００の他の入出力（簡易のために省略）のためのパッドである。チップ１０１２は、ＭＣＰに組み込む半導体装置であって、別の半導体装置と接続する第１のパッド１１１と、ウェハテストにてプロービング接続される第２のパッド１１２を有する。第１のパッド１１１には第１のバッファ４５０の出力側が接続され、第２のパッド１１２には、第２のバッファ４６０の出力側が接続されている。また、第１のバッファ４５０の出力側は第２のバッファ４６０の入力側に接続されている。ここで、第２のバッファ４６０のドライブ能力は、第１のバッファ４５０のドライブ能力よりも大きく設定するように設計されている。第２のバッファ４６０の制御信号１５０はパッド１１４に接続される。
実施の形態１との相違点は、第２のバッファ４６０に与える制御信号１５０をパッド１１４から与えられるようにしたに点である。
【００３８】
以上のように、この実施の形態５によれば、チップ１０１２は、ＭＣＰに共に搭載される別の半導体装置に接続される第１のパッド１１１と、ウェハテストにてプロービング擦続される第２のパッド１１２と、第１のパッド１１１に接続される別の半導体装置をドライブする第１のバッファ４５０と、第１のバッファ４５０によりドライブされ、第１のバッファ４５０のドライブ能力よりも大きいドライブ能力により第２のパッド１１２に接続されるテスタの負荷容量をドライブし、制御可能な制御信号１５０により動作状態／非動作状態が制御される第２のバッファ４６０とを有するので、アセンブリ後においてはドライブ能力の小さい第１のバッファ４５０で別の半導体装置をドライブし、ウェハテストでは、ドライブ能力の大きい第２のバッファ４６０でテスタの負荷容量をドライブできるようになるため、ノイズ発生および動作時消費電流の増大を抑える効果が得られる。さらに、第２のバッファ４６０の制御信号１５０をパッド１１４に接続することで、第２のバッファ４６０の動作状態／非動作状態が外部から容易に制御できる。
【００３９】
実施の形態６．
図１１はこの発明の実施の形態６によるマルチチップパッケージの内部構成の概略を示すブロック図である。図において、１００６はＭＣＰである。１０１２，１０２２はＭＣＰ１００６に共に搭載された半導体装置を構成するチップで、両者は異なる機能を持つタイプのチップとする場合が一般的であるが、同じタイプのチップである場合も考えられる。いずれにしても、一方のチップから他方のチップにデータを与えたり、相互にデータを交換し合ったりするためにマルチチップ化したものである。
ここでは、相互にデータを交換し合ったりするためにマルチチップ化した例としてＭＣＰ１００６に搭載されるチップ１０１２および１０２２は、異なる機能を持つタイプであるが、ともに上記実施の形態５で説明したチップに相当する場合で説明する。
【００４０】
チップ１０１２において、５００は内部回路、４１０，４２０は内部回路５００の入力バッファ、４３０は出力バッファである。１０１〜１０３は、チップ上に形成され、入力バッファ４１０，４２０の入力端および出力バッファ４３０の出力端がそれぞれ接続されるパッドである。１０５は内部回路５００の他の入出力（簡易のために省略）のためのパッドである。他方のチップ１０２２と接続する第１のパッド１１１と、ウェハテストにてプロービング接続される第２のパッド１１２を有する。第１のパッド１１１には第１のバッファ４５０の出力側が接続され、第２のパッド１１２には、第２のバッファ４６０の出力側が接続されている。また、第１のバッファ４５０の出力側は第２のバッファ４６０の入力側に接続されている。ここで、第２のバッファ４６０のドライブ能力は、第１のバッファ４５０のドライブ能力よりも大きく設定するように設計されている。第２のバッファ４６０の制御信号１５０はパッド１１４に接続される。
【００４１】
他方のチップ１０２２において、５０１は内部回路、４１１は内部回路５０１の入力バッファである。２０１は、チップ上に形成され、入力バッファ４１１の入力端が接続されるパッドである。２０２，２０３，２０５は内部回路５０１の他の入出力（簡易のために省略）のためのパッドである。チップ１０１２と接続する第１のパッド２１１と、ウェハテストにてプロービング接続される第２のパッド２１２を有する。第１のパッド２１１には第１のバッファ４５１の出力側が接続され、第２のパッド２１２には、第２のバッファ４６１の出力側が接続されている。また、第１のバッファ４５１の出力側は第２のバッファ４６１の入力側に接続されている。ここで、第２のバッファ４６１のドライブ能力は、第１のバッファ４５１のドライブ能力よりも大きく設定するように設計されている。第２のバッファ４６１の制御膚号１５１はパッド２１４に接続される。両チップ１０１２，１０２２は、データを交換するための接続構成を持つ。すなわち、パッド１０１と２１１の間、またパッド１１１と２０１の間はそれぞれワイヤ７１１，７１２により接続されている。このことにより、チップ１０１２のバッファ４５０の出力は、パッド１１１，２０２を経てチップ１０２２をドライブし、また、チップ１０２２のバッファ４５１の出力がパッド２０４，１０１を経てチップ１０１２をドライブする。６０１〜６０６は、チップ１０１２に対して適用するＭＣＰ１００６の外部端子で、ワイヤ７０３〜７０８によりパッド１０２，１０３，１０５にそれぞれ接続されている。６１１〜６１６は、チップ１０２２に対して適用するＭＣＰ１００６の外部端子で、ワイヤ７２３〜７２８によりパッド２０２，２０３，２０５にそれぞれ接続されている。チップ１０１２における第２のパッド１１２およびチップ１０２２におけるパッド２１２は、ワイヤリングせずオープン状態にされている。また、チップ１０１２における第２のバッファ４６０の制御信号１５０に接続されるパッド１１４およびチップ１０２２における第２のバッフア４６１の制御信号１５１に接続されるパッド２１４は、ワイヤ７１４，７３４により外部端子６０８，６１８に接続される。
【００４２】
ＭＣＰ１００６としてアセンブリされた状態では、チップ１０１２において、内部回路５００から出力された信号がドライブ能力の小さい第１のバッファ４５０で第１のパッド１１１に出力される。この信号はワイヤ７１２を経てチップ１０２２のパッド２０１に伝わり、入力バッファ４１１で内部回路５０１に伝播する。この信号はドライブ能力の大きい第２のバッファ４６０に入力されるが、第２のバッファ４６０はＭＣＰ１００６の場合は使用しないため、外部端子６０８から制御信号１５０により非動作状態に制御され、その出力に接続されるパッド１１２は‘Ｈ’または‘Ｌ’電位固定かハイインピーダンス状態となる。同様に、チップ１０２２において、内部回路５０１から出力された信号がドライブ能力の小さい第１のバッファ４５１で第１のパッド２１１に出力される。この信号はワイヤ７１１を経てチップ１０１２のパッド１０１に伝わり、入力バッファ４１０で内部回路５００に伝播する。この信号はドライブ能力の大きい第２のバッファ４６１に入力されるが、第２のバッファ４６１はＭＣＰ１００６に組み込んだ後は使用しないため、外部端子６１８から制御信号１５１により非動作状態に制御され、その出力に接続されるパッド２１２は‘Ｈ’または‘Ｌ’電位固定かハイインピーダンス状態となる。
【００４３】
以上のように、この実施の形態６によれば、ＭＣＰ１００６の状態で、ドライブ能力の小さい第１のバッファ４５０および４５１で別の半導体装置１０２２および１０１２をそれぞれドライブし、ドライブ能力の大きい第２のバッファ４６０および４６１が接続されるパッド１１２および２１２はオープン状態である。また、第２のバッファ４６０および４６１は、外部端子６０８および６１８から制御信号１５０および１５１によりそれぞれ非動作状態に制御されるため、ノイズ発生および動作時消費電流の増大を抑える効果が得られる。また、ＭＣＰに最適なドライブ能力の出力バッファでＭＣＰ１０００を構成できる。さらに、第２のバッファ４６０および４６１の制御信号１５０および１５１に接続されるパッド１１４および２１４を外部端子６０８および６１８にそれぞれ接続することで、パッケージング後も第２のバッファ４６０および４６１の動作状態／非動作状態が外部から容易に制御できる。
【００４４】
なお、ここでは、相互にデータを交換し合ったりするためにマルチチップ化した例として、ＭＣＰ１００６に搭載されるチップ１０１２および１０２２は、異なる機能を持つタイプであるが、ともに実施の形態５で説明したチップに相当するものを使用した場合で説明したが、一方のチップから他方のチップにデータを与えるだけのためにマルチチップ化した場合、すなわち図１２に示す構成とした場合でも適用でき、同様の効果を奏する。
さらに、ここでは、相互にデータを交換し合ったりするためにマルチチップ化した例として、ＭＣＰ１００６に搭載されるチップ１０１２および１０２２は、異なる機能を持つタイプであるが、ともに実施の形態５で説明したチップに相当するものに対して、第２のバッファ４６０および４６１の制御信号１５０および１５１に接続されるパッド１１４および２１４を外部端子６０８および６１８にそれぞれ接続した例で説明したが、外部端子に接続するのはどちらか一方でもよく、同様の効果を奏する。
【００４５】
なお、上述してきたこの発明各実施の形態において、ワイヤによるアセンブリを例としたが、代わりにバンプによる接続にしてもよい。また、２チップ構成のＭＣＰを例として示したが、それ以上の複数チップで構成した場合でもよい。
【００４６】
【発明の効果】
以上のように、この発明によれば、別の半導体装置に接続される第１のパッドと、ウェハテストにてプロービング接続される第２のパッドと、第１のパッドに接続される別の半導体装置をドライブする第１のバッファと、第１のバッファによりドライブされ、第１のバッファのドライブ能力よりも大きいドライブ能力により第２のパッドに接続されるテスタの負荷容量をドライブし、制御信号により動作状態／非動作状態が制御される第２のバッファとを有するように構成したので、アセンブリ後においては、ドライブ能力の小さい第１のバッファで別の半導体装置をドライブし、ウェハテストでは、ドライブ能力の大きい第２のバッファでテスタの負荷容量をドライブできるようになるため、ノイズ発生および動作時消費電流の増大を抑え、特に、通常使用時におけるバッファ内での消費電力を抑える効果がある。
【００４７】
この発明によれば、第１のパッドのサイズを第２のパッドのサイズより小さくするように構成したので、その分チップサイズを縮小できる効果がある。
【００４８】
この発明によれば、第２のバッファの動作状態／非動作状態を制御する勧御信号が与えられるパッドを有するように構成したので、第２のバッファの動作状態／非動作状態が外部から容易に制御できるという効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるマルチチップパッケージに搭載するチップの概略構成を示すブロック図である。
【図２】同実施の形態１に係る第２のバッファの構成を示す回路図である。
【図３】同実施の形態２によるマルチチップパッケージに搭載するチップの概略構成を示すブロック図である。
【図４】同実施の形態３によるマルチチップパッケージの内部構成の概略を示すブロック図である。
【図５】同実施の形態３による他のマルチチップパッケージの内部構成の概略を示すブロック図である。
【図６】同実施の形態３による他のマルチチップパッケージの内部構成の概略を示すブロック図である。
【図７】同実施の形態３による他のマルチチップパッケージの内部構成の概略を示すブロック図である。
【図８】同実施の形態４によるマルチチップパッケージの内部構成の概略を示すブロック図である。
【図９】同実施の形態４による他のマルチチップパッケージの内部構成の概略を示すブロック図である。
【図１０】同実施の形態５によるマルチチップパッケージに搭載するチップの概略構成を示すブロック図である。
【図１１】同実施の形態６によるマルチチップパッケージの内部構成の概略を示すブロック図である。
【図１２】同実施の形態６による他のマルチチップパッケージの内部構成の概略を示すブロック図である。
【図１３】従来のマルチチップパッケージの内部構成の概略を示すブロック図である。
【図１４】従来の出力バッファの構成を示す回路図である。
【符号の説明】
１０１〜１０５，１１４，２０１〜２０５ パッド、１１１，２１１ 第１のパッド、１１２，２１２ 第２のパッド、１２２，１２３，１２６，１２７，４４６ Ｐチャネルトランジスタ、１２４，１２５，１２８，１２９，４４７ Ｎチャネルトランジスタ、１３０ 電源電位、１３１ ＧＮＤ電位、１４０ アンド回路、１５０，１５１ 制御信号、１６０ 入力信号、４１０，４１１，４２０ 入力バッファ、４３０，４４０，４４１ 出力バッファ、４４３ 通常使用ドライバ、４４４ 能力調整用ドライバ、４５０，４５１ 第１のバッファ、４６０ 第２のバッファ、５００ 内部回路、６０１〜６０８，６１１〜６１８ 外部端子、７０１〜７０８，７１２，７１３，７１４，７２３〜７２８，７３３，７３４ ワイヤ、１０００，１００１〜１００６ ＭＣＰ、１０１０，１０１１，１０１２，１０２０，１０２１，１０２２，１０３０ チップ。
【発明の属する技術分野】
この発明は、複数の半導体装置のチップを組み合わせて搭載し、データを交換するために各チップ間を配線することで一体化した半導体パッケージ、すなわちマルチチップパッケージに組み込まれる半導体装置に関するものである。
【０００２】
【従来の技術】
近年、携帯電話のように小型化と多機能化が要求される電子機器において、機器メーカの要求に応える半導体製品として、ロジックとメモリ、デジタルとアナログ、フラッシュメモリとＳＲＡＭ等のＬＳＩを組み合わせて積層させ、そのチップ間をワイヤボンド方式などで配線することによりワンパッケージ化したマルチチップパッケージ（以下、ＭＣＰとする）の使用が増加しつつある。
【０００３】
図１３は従来の２チップ（半導体装置）を組み合わせたマルチチップパッケージの内部構成の概略を示すブロック図である。図において、１１００はＭＣＰ、１１１０，１１２０はＭＣＰ１１００に共に搭載された半導体装置を構成するチップで、両者は異なる機能を持つタイプのチップとする場合が一般的であるが、同じタイプのチップである場合も考えられる。いずれにしても、一方のチップから他方のチップにデータを与えたり、相互にデータを交換し合ったりするためにマルチチップ化したものである。
【０００４】
チップ１１１０において、５００は内部回路、４１０，４２０は内部回路５００の入力バッファ、４３０，４４０は出力バッファである。１０１〜１０４は、チップ上に形成され、入力バッファ４１０，４２０の入力端および出力バッファ４３０，４４０の出力端がそれぞれ接続されるパッドである。１０５は内部回路５００の他の出入力（簡略のため省略）のためのパッドである。他方のチップ１１２０において、５０１は内部回路、４１１は内部回路５０１の入力バッファ、４４１は出力バッファである。２０１は、チップ上に形成され、入力バッファ４１１の入力端が接続されるパッドである。２０２，２０３，２０５は内部回路５０１の他の入出力（簡易のために省略）のためのパッドである。両チップ１１１０，１１２０は、データを交換するための接続構成を持つ。すなわち、パッド１０１と２０４の間、またパッド１０４と２０１の間をそれぞれワイヤ７０１，７０２により接続されている。このことにより、チップ１１１０のバッファ４４０の出力はパッド１０４，２０１を経てチップ１１２０をドライブし、また、チップ１１２０バッファ４４１の出力がパッド２０４，１０１を経てチップ１１１０の内部回路５００に与えられるようになっている。６０１〜６０６は、チップ１１１０に対して適用するＭＣＰ１１００の外部端子で、ワイヤ７０３〜７０８により各パッド１０２，１０３，１０５にそれぞれ接続されている。６１１〜６１６はチップ１１２０に対して適用するＭＣＰ１１００の外部端子で、ワイヤ７２３〜７２８により各パッド２０２，２０３，２０５にそれぞれ接続されている。
【０００５】
一般に、ＭＣＰに搭載された半導体装置の入出力端子および出力端子、すなわちパッドは、大きく分けて、アセンブリ後（電子機器にＭＣＰを組み込んで使用する状態）に外部入出力端子および出力端子として使用するもの、アセンブリ後においてＭＣＰに共に搭載された別の半導体装置との間でのみ信号の入出力のため用いるものの２種類がある。
後者の用途の内容については、この出願人による特願２００１−２９４５３９にも記載しているが、この場合、図１３に示すように、出力バッファ４４０の出力ドライブ能力を、制御信号１５０を用いて制御する構成を備えることが述べられている。この出力バッファ４４０の回路構成例を図１４に示す。
【０００６】
図１４において、４４３は通常使用ドライバ、４４４は能力調整用ドライバである。この出力バッファ４４０には、図１３の内部回路５００からの信号が入力信号１６０として供給され、その出力は出力パッド１０４に現れる。ウェハテスト時には制御信号１５０を‘Ｈ’にすることにより能力調整用ドライバ４４４をイネーブルとする。したがって、出力バッファ４４０はドライブ能力を大きくしてテスタの大きな負荷容量を駆動できるようになる。また、アセンブリ後の通常使用状態では、制御信号１５０を‘Ｌ’にすることで、能力調整用ドライバ４４４をディスエーブルとする。したがって、アセンブリ後にはＭＣＰ１１００に共に搭載されている別の半導体装置、すなわち図１３ではチップ１１２０のみをドライブするために、出力バッファ４４０はドライブ能力を小さくできる。出力バッファ４４０は、このように使用状況に応じてドライブ能力を切り替えることにより、通常使用時にはＭＣＰ１１００内のチップ間配線を小さいドライブ能力でドライブできるため、動作時に影響を及ぼすドライブノイズの発生および動作時消費電流の増大を防いできた。
【０００７】
【発明が解決しようとする課題】
従来のＭＣＰは以上のように構成されているので、アセンブリ後のＭＣＰに搭載されている別の半導体装置のみをドライブすればいい状況において、出力バッファ４４０は通常使用ドライバ４４３だけでドライブすることとなる。この時も、通常使用ドライバ４４３は常に能力調整用ドライバ４４４を構成しているＰチャネルトトランジスタ４４６とＮチャネルトトランジスタ４４７のドレイン容量をドライブしなければならない。つまり、別の半導体装置をドライブするためにドライブ能力が小さくなるように制御しても、小さなドライバで、同時に、オフ状態の能力調整用ドライバ４４４のドレイン容量を駆動し続けなければならない。そのために、通常使用ドライバ４４３のサイズは、オフ状態の能力調整用ドライバ４４４のドレイン容量を駆動することも考慮して大きめのサイズを選定しなければならず、その分消費電流の増加を招くという問題があった。
【０００８】
また、ＭＣＰに組み込む半導体装置、およびそれを用いたＭＣＰを実現する際、従来技術による他方の半導体装置をドライブするために設けたタブ構成では、オフ状態の能力調整用ドライバ４４４のドレイン容量を駆動することを考慮した通常使用ドライバ４４３のドライブ能力を必要とする出力バッファの回路配置となるため、ドライバサイズを小さく抑制することができず、ノイズ発生および動作時消費電流に対する対策に限界があり、ＭＣＰ製品の最適化を図る上で妨げとなるなどの問題となった。
【０００９】
この発明は上記のような課題を解決するためになされたもので、ウェハテスト時に要求されるドライブ能力を得ることができ、かつ通常動作時に影響を及ぼすドライブノイズの発生の防止と消費電流を抑えて共に搭載された別の半導体装置をドライブできるドライブサイズを備えた半導体装置を得ることを目的とする。
【００１０】
【課題を解決するための手段】
この発明に係る半導体装置は、別の半導体装置に接続される第１のパッドと、ウェハテストにてプロービング接続される第２のパッドと、第１のパッドに接続される別の半導体装置をドライブする第１のバッファと、第１のバッファによりドライブされ、第１のバッファのドライブ能力よりも大きいドライブ能力により第２のパッドに接続されるテスタの負荷容量をドライブし、制御信号により動作状態／非動作状態が制御される第２のバッファとを有するものである。
【００１１】
この発明に係る半導体装置は、第１のパッドのサイズを第２のパッドのサイズより小さくするものである。
【００１２】
この発明に係る半導体装置は、第２のバッファを動作状態／非動作状態に制御する制御信号を直接第２のバッファに与えるパッドを有するものである。
【００１３】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるマルチチップパッケージに搭載するチップ（半導体装置）の概略構成を示すブロック図である。１０１０はチップ（半導体装置）である。チップ１０１０において、５００は内部回路、４１０，４２０は内部回路５００の入出力バッファ、４３０は出力バッファである。１０１〜１０３は、チップ上に形成され、入力バッファ４１０，４２０の入力端および出力バッファ４３０の出力端がそれぞれ接続されるパッドである。１０５は内部回路５００の他の入出力（簡易のために省略）のためのパッドである。
【００１４】
チップ１０１０は、ＭＣＰに組み込む半導体装置であって、別の半導体装置と接続する第１のパッド１１１と、ウェハテストにてプロービング接続される第２のパッド１１２を有する。第１のパッド１１１には第１のバッファ４５０の出力側が接続され、第２のパッド１１２には、第２のバッファ４６０の出力側が接続されている。また、第１のバッファ４５０の出力側は第２のバッファ４６０の入力側に接続されている。ここで、第２のバッファ４６０のドライブ能力は、第１のバッファ４５０のドライブ能力よりも大きく設定するように設計されているものとする。
【００１５】
このチップ１０１０において、アセンブリ後では、ドライブ能力の小さい第１のバッファ４５０が接続される第１のパッド１１１を使用し、ウェハテストでは、ドライブ能力の大きい第２のバッファ４６０が接続されるパッド１１２が使用されるようにする。このことにより、従来と比較すると、ウェハテストでは、ドライブ能力の大きい第２のバッファ４６０が接続されるパッド１１２に対してプロービングすることで、テスタの負荷容量を十分にドライブできるようになる。一方、アセンブリ後では、従来例と比較してドライブ能力の小さい第１のバッファ４５０が接続されるパッド１１１を使用して他のチップ側と接続するので、ノイズ発生および動作時消費電流の増大も問題にならない。第１のバッファ４５０のドライブ能力を従来よりも小さくできる理由は、第１のバッファ４５０が従来の図１４に示したような能力調整用ドライバ４４４のドレイン容量をドライブする必要がないからである。
【００１６】
図２は実施の形態１に係る第２のバッファ４６０の構成を示す回路図である。図２（ａ）は、クロックゲート方式による構成例であり、図（ｂ）はアンド回路を用いた構成例であり、共にウエハ状態やアセンブリ状態で動作状態を制御可能な制御信号１５０により第２のパッド１１２ヘ入力信号１６０を出力すべきか否かを制御している。
図２（ａ）の回路は、入力信号１６０を出力するＰチャネルトランジスタ１２３とＮチャネルトランジスタ１２４、Ｐチャネルトランジスタ１２３とＮチャネルトランジスタ１２４のドレインを入力とするＰチャネルトランジスタ１２７とＮチャネルトランジスタ１２８、制御信号１５０によりオン・オフするＮチャネルトランジスタ１２５，１２９、および制御信号１５０の反転信号でオン・オフするＰチャネルトランジスタ１２２，１２６で構成される。
【００１７】
制御信号１５０によりオン・オフするＮチャネルトランジスタ１２５，１２９のソースには共にＧＮＤ電位１３１が与えられる。Ｎチャネルトランジスタ１２５のドレインにはＮチャネルトランジスタ１２４のソース電位が与えられ、Ｎチャネルトランジスタ１２９のドレインにはＮチャネルトランジスタ１２８のソース電位が与えられる。また、制御信号１５０の反転信号によりオン・オフするＰチャネルトランジスタ１２２，１２６のソースには電源電位１３０が与えられ、Ｐチャネルトランジスタ１２２のドレインにはＰチャネルトランジスタ１２３のソース電位が与えられ、Ｐチャネルトランジスタ１２６のドレインにはＰチャネルトランジスタ１２７のソース電位が与えられる。入力信号１６０はＰチャネルトランジスタ１２３とＮチャネルトランジスタ１２４のドレインから出力され、Ｐチャネルトランジスタ１２７とＮチャネルトランジスタ１２８に与えられる。Ｐチヤネルトランジスタ１２７とＮチャネルトランジスタ１２８のドレインから出力が取り出され、第２のパッド１１２に現れる。
【００１８】
ウェハテストでは、動作状態とするため、制御信号１５０を‘Ｈ’とする。これによりＮチャネルトランジスタ１２５，１２９と制御信号１５０の反転信号でオン・オフするＰチャネルトランジスタ１２２，１２６はすべてオン状態となり、入力信号１６０が第２のパッド１１２に伝播される。一方、アセンブリ後では、非動作状態とするため、制御信号１５０を‘Ｌ’とする。すると、Ｎチャネルトランジスタ１２５，１２９と制御信号１５０の反転信号でオン・オフするＰチャネルトランジスタ１２２，１２６はすべてオフ状態となり、入力信号は第２のパッド１１２に伝播しなくなる。
【００１９】
また、第２のバッファ４６０は、図２（ｂ）において、アンド回路１４０で入力信号１６０と制御信号１５０のアンドをとり、その出力が第２のパッド１１２に現れるように構成されている。
ウェハテストでは、動作状態とするため、制御信号１５０を‘Ｈ’とすると、入力信号１６０はアンド回路１４０を通して第２のパッド１１２に伝播する。一方、アセンブリ後では、非動作状態とするため、制御信号１５０を‘Ｌ’とすると、アンド回路１４０は入力信号１６０に関わらず出力が‘Ｌ’固定となり、入力信号１６０を第２のパッド１１２に伝播しない。
制御信号１５０は必要時に外部から与えるのが一般的であるが、チップの構成上で内部設定できるようにする場合もある。
以上のように、第２のバッファ４６０は、その動作状態／非動作状態を制御することができ、これにより、ウェハテスト後には非動作状態とすることで、低消費電力にしてノイズ発生の防止を実現し、ＭＣＰ製品としての最適化を図ることができる。
【００２０】
以上のように、この実施の形態１によれば、チップ（半導体装置）１０１０は、ＭＣＰに共に搭載される別の半導体装置に接続される第１のパッド１１１と、ウェハテストにてプロービング接続される第２のパッド１１２と、第１のパッド１１１に接続される別の半導体装置をドライブする第１のバッファ４５０と、第１のバッファ４５０によりドライブされ、第１のバッファ４５０のドライブ能力よりも大きいドライブ能力により第２のパッド１１２に接続されるテスタの負荷容量をドライブし、制御信号１５０により動作状態／非動作状態が制御される第２のバッファ４６０とを有するので、アセンブリ後においてはドライブ能力の小さい第１のバッファ４５０で別の半導体装置をドライブし、ウェハテストでは、ドライブ能力の大きい第２のバッファ４６０でテスタの負荷容量をドライブできるようになるため、ノイズ発生および動作時消費電流の増大を抑える効果が得られる。
【００２１】
実施の形態２．
図３はこの発明の実施の形態２によるマルチチップパッケージに搭載するチップ（半導体装置）の概略構成を示すブロック図である。図において、チップ１０１１において、５００は内部回路、４１０，４２０は内部回路５００の入力バッファ、４３０は出力バッファである。１０１〜１０３は、チップ上に形成され、入力バッファ４１０，４２０の入力端および出力バッファ４３０の出力端がそれぞれ接続されるパッドである。１０５は内部回路５００の他の入出力（簡易のために省略）のためのパッドである。
【００２２】
チップ１０１１は、ＭＣＰに組み込む半導体装置であって、別の半導体装置と接続する第１のパッド１１１と、ウェハテストにてプロービング接続される第２のパッド１１３を有する。第１のパッド１１１には第１のバッファ４５０の出力側が接続され、第２のパッド１１３には、第２のバッファ４６０の出力側が接続されている。また、第１のバッファ４５０の出力側は第２のバッファ４６０の入力側に接続されている。ここで、第２のバッファ４６０のドライブ能力は、第１のバッファ４５０のドライブ能力よりも大きく設定するように設計されている。ここで、実施の形態１との相違点は、第２のパッド１１３を第１のパッド１１１より小さいサイズとした点である。第１のパッド１１１は、アセンブリのときにワイヤをつけるのに必要なパッドサイズが必要であるが、第２のパッド１１３は、ウェハテストのプロービングに必要なパッドサイズを満たせばよい。
【００２３】
以上のように、この実施の形態２によれば、チップ１０１１は、ＭＣＰに共に搭載される別の半導体装置に棲続される第１のパッド１１１と、ウェハテストにてプロービング接続される第２のパッド１１３と、第１のパッド１１１に接続される別の半導体装置をドライブする第１のバッファ４５０と、第１のバッファ４５０によりドライブされ、第１のバッファ４５０のドライブ能力よりも大きいドライブ能力により第２のパッド１１３に接続されるテスタの負荷容量をドライブし、制御可能な制御信号１５０により動作状態／非動作状態が制御される第２のバッフア４６０とを有するので、アセンブリ後においてはドライブ能力の小さい第１のバッファ４５０で別の半導体装置をドライブし、ウェハテストでは、ドライブ能力の大きい第２のバッファ４６０でテスタの負荷容量をドライブできるようになるため、ノイズ発生および動作時消費電流の増大を抑える効果が得られる。さらに、第１のパッド１１３のサイズを第２のパッド１１１のサイズより小さくできることからチップサイズを縮小できる効果が得られる。
【００２４】
実施の形態３．
図４はこの発明の実施の形態３によるマルチチップパッケージの内部構成の概略を示すブロック図である。図において、１０００はＭＣＰ、１０１０，１０２０はＭＣＰ１０００に共に搭載された半導体装置を構成するチップで、両者は異なる機能を持つタイプのチップとする場合が一般的であるが、同じタイプのチップである場合も考えられる。いずれにしても、一方のチップから他方のチップにデータを与えたり、相互にデータを交換し合ったりするためにマルチチップ化したものである。ここでは、相互にデータを交換し合ったりするためにマルチチップ化した例としてＭＣＰ１０００に搭載されるチップ１０１０および１０２０は、異なる機能を持つタイプであるが、ともに上記実施の形態１で説明したチップに相当する場合で説明する。
【００２５】
チップ１０１０において、５００は内部回路、４１０，４２０は内部回路５００の入力バッファ、４３０は出力バッファである。１０１〜１０３は、チップ上に形成され、入力バッファ４１０，４２０の入力端および出力バッファ４３０の出力端がそれぞれ接続されるパッドである。１０５は内部回路５００の他の入出力（簡易のために省略）のためのパッドである。他方のチップ１０２０と接続する第１のパッド１１１と、ウェハテストにてプロービング接続される第２のパッド１１２を有する。第１のパッド１１１には第１のバッファ４５０の出力側が接続され、第２のパッド１１２には、第２のバッファ４６０の出力側が接続されている。また、第１のバッファ４５０の出力側は第２のバッファ４６０の入力側に接続されている。ここで、第２のバッファ４６０のドライブ能力は、第１のバッファ４５０のドライブ能力よりも大きく設定するように設計されている。
【００２６】
他方のチップ１０２０において、５０１は内部回路、４１１は内部回路５０１の入力バッファである。２０１は、チップ上に形成され、入力バッファ４１１の入力端が接続されるパッドである。２０２，２０３，２０５は内部回路５０１の他の入出力（簡易のために省略）のためのパッドである。チップ１０１０と接続する第１のバッド２１１と、ウェハテストにてプロービング接続される第２のパッド２１２を有する。第１のパッド２１１には第１のバッファ４５１の出力側が接続され、第２のパッド２１２には、第２のバッファ４６１の出力側が接続されている。また、第１のバッファ４５１の出力側は第２のバッファ４６１の入力側に接続されている。ここで、第２のバッファ４６１のドライブ能力は、第１のバッファ４５１のドライブ能力よりも大きく設定するように設計されている。
【００２７】
両チップ１０１０，１０２０は、データを交換するための接続構成を持つ。すなわち、パッド１０１と２１１の間、またパッド１１１と２０１の間をそれぞれワイヤ７１１，７１２により接続されている。このことにより、チップ１０１０のバッファ４５０の出力は、パッド１１１，２０２を経てチップ１０２０をドライブし、また、チップ１１２０のバッファ４５１の出力がパッド２０４，１０１を経てチップ１０１０をドライブする。６０１〜６０６は、チップ１０１０に対して適用するＭＣＰ１０００の外部端子で、ワイヤ７０３〜７０８によりパッド１０２，１０３，１０５にそれぞれ接続されている。６１１〜６１６は、チップ１０２０に対して適用するＭＣＰ１０００の外部端子で、ワイヤ７２３〜７２８によりパッド２０２，２０３，２０５にそれぞれ接続されている。チップ１０１０における第２のパッド１１２およびチップ１０２０におけるパッド２１２は、ワイヤリングせずオープン状態にされている。
【００２８】
ＭＣＰ１０００の状態では、チップ１０１０において、内部回路５００から出力された信号がドライブ能力の小さい第１のバッファ４５０で第１のパッド１１１に出力される。この信号はワイヤ７１２を経てチップ１０２０のパッド２０１に伝わり、入力バッファ４１１で内部回路５０１に伝播する。この信号はドライブ能力の大きい第２のバッファ４６０に入力されるが、第２のバッファ４６０はＭＣＰ１０００としてアセンブリした後には使用しないため、制御信号１５０により非動作状態に制御され、その出力に接続されるパッド１１２は、‘Ｈ’または‘Ｌ’電位固定か、ハイインピーダンス状態となる。同様に、チップ１０２０において、内部回路５０１から出力された信号がドライブ能力の小さい第１のバッファ４５１で第１のパッド２１１に出力される。この信号はワイヤ７１１を経てチップ１０１０のパッド１０１に伝わり、入力バッファ４１０で内部回路５００に伝播する。この信号はドライブ能力の大きい第２のバッファ４６１に入力されるが、第２のバッファ４６１はＭＣＰ１０００とした場合には使用しないため、制御信号１５１により非動作状態に制御され、その出力に接続されるパッド２１２は‘Ｈ’または‘Ｌ’電位固定か、ハイインピーダンス状態となる。
【００２９】
以上のように、この実施の形態３によれば、ＭＣＰ１０００の状態で、ドライブ能力の小さい第１のバッファ４５０および４５１で別の半導体装置１０２０および１０１０をそれぞれドライブし、ドライブ能力の大きい第２のバッファ４６０および４６１が接続されるパッド１１２および２１２はオープン状態である。また、第２のバッファ４６０および４６１は、制御信号１５０および１５１によりそれぞれ非動作状態に制御されるため、ノイズ発生および動作時消費電流の増大を抑える効果が得られる。また、ＭＣＰに最適なドライブ能力の出力バッファでＭＣＰ１０００を構成できる。
【００３０】
なお、ここでは、相互にデータを交換し合ったりするためにマルチチップ化した例として、ＭＣＰ１０００に搭載されるチップ１０１０および１０２０は、異なる機能を持つタイプであるが、ともに上記実施の形態１で説明したチップに相当する場合で説明したが、一方のチップから他方のチップにデータを与えるだけのためにマルチチップ化した場合、すなわち図５に示す構成とした場合でも適用でき、同様の効果を奏する。
さらに、ここでは、相互にデータを交換し合ったりするためにマルチチップ化した例として、ＭＣＰ１０００に搭載されるチップ１０１０および１０２０は、異なる機能を持つタイプとして、ともに上記実施の形態１で説明したチップに相当する場合で説明したが、上記実施の形態２に相当するものを適用した場合、すなわち図６に示す構成とした場合でもよく、同様の効果を奏する。一方のチップから他方のチップにデータを与えるためにマルチチップ化した場合、すなわち図７に示す構成とした場合でも適用でき、同様の効果を奏する。
【００３１】
実施の形態４．
図８は実施の形態４によるマルチチップパッケージの内部構成の概略を示すブロック図である。図において、１００４はＭＣＰ、１０１０，１０２０はＭＣＰ１００４に共に搭載された半導体装置を構成するチップで、両者は異なる機能を持つタイプのチップとする場合が一般的であるが、同じタイプのチップである場合も考えられる。いずれにしても、一方のチップから他方のチップにデータを与えたり、相互にデータを交換し合ったりするためにマルチチップ化したものである。
ここでは、相互にデータを交換し合ったりするためにマルチチップ化した例として、ＭＣＰ１００４に搭載されるチップ１０１０および１０２０は、異なる機能を持つタイプであるが、ともに上記実施の形態１で説明したチップに相当するものを使用した場合で説明する。
【００３２】
チップ１０１０において、５００は内部回路、４１０，４２０は内部回路５００の入力バッファ、４３０は出力バッファである。１０１〜１０３は、チップ上に形成され、入力バッファ４１０，４２０の入力端および出力バッファ４３０の出力端がそれぞれ接続されるパッドである。１０５は内部回路５００の他の入出力（簡易のために省略）のためのパッドである。他方のチップ１０２０と接続する第１のパッド１１１と、ウェハテストにてプロービング接続される第２のパッド１１２を有する。第１のパッド１１１には第１のバッファ４５０の出力側が接続され、第２のパッド１１２には、第２のバッファ４６０の出力側が接続されている。また、第１のバッファ４５０の出力側は第２のバッファ４６０の入力側に接続されている。ここで、第２のバッフア４６０のドライブ能力は、第１のバッファ４５０のドライブ能力よりも大きく設定するように設計されている。他方のチップ１０２０において、５０１は内部回路、４１１は内部回路５０１の入力バッファである。２０１は、チップ上に形成され、入力バッファ４１１の入力端が接続されるパッドである。２０２，２０３，２０５は内部回路５０１の他の入出力（簡易のために省略）のためのパッドである。
【００３３】
チップ１０１０と接続する第１のパッド２１１と、ウェハテストにてプロ−ビング接続される第２のパッド２１２を有する。第１のパッド２１１には第１のバッファ４５１の出力側が接続され、第２のパッド２１２には、第２のバッファ４６１の出力側が接続されている。また、第１のバッファ４５１の出力側は第２のバッファ４６１の入力側に接続されている。ここで、第２のバッファ４６１のドライブ能力は、第１のバッファ４５１のドライブ能力よりも大きく設定するように設計されている。両チップ１０１０，１０２０は、データを交換するための接続構成を持つ。すなわち、パッド１０１と２１１の間、またパッド１１１と２０１の間をそれぞれワイヤ７１１，７１２により接続されている。このことにより、チップ１０１０のバッファ４５０の出力は、パッド１１１，２０２を経てチップ１０２０をドライブし、また、チップ１１２０のバッファ４５１の出力がパッド２０４，１０１を経てチップ１０１０をドライブする。６０１〜６０６は、チップ１０１０に対して適用するＭＣＰ１０００の外部端子で、ワイヤ７０３〜７０８によりパッド１０２，１０３，１０５にそれぞれ接続されている。６１１〜６１６は、チップ１０２０に対して適用するＭＣＰ１０００の外部端子で、ワイヤ７２３〜７２８によりパッド２０２，２０３，２０５にそれぞれ接続されている。チップ１０１０における第２のパッド１１２は、ワイヤ７１３により外部端子６０７に接続されている。チップ１０２０におけるパッド２１２は、ワイヤ７３３により外部端子６１７に接続されている。
【００３４】
ＭＣＰ１００４の状態では、チップ１０１０において、内部回路５００から出力された信号がドライブ能力の小さい第１のバッファ４５０で第１のパッド１１１に出力される。この信号はワイヤ７１２を経てチップ１０２０のパッド２０１に伝わり、入力バッファ４１１で内部回路５０１に伝播する。この信号はドライブ能力の大きい第２のバッファ４６０に入力され、パッド１１２からワイヤ７１３を経て外部端子６０７に伝わる。第２のバッフア４６０はその制御信号１５０により動作状態／動作状態が制御できるので、用途に応じて、例えば通常時は非動作状態としてその出力に接続されるパッド１１２および外部端子６０７は‘Ｈ’または‘Ｌ’電位固定かハイインピーダンス状態とし、チップ１０１０のテスト時は第２のバッフア４６０の制御信号１５０により動作状態としてその出力に接続されるパッド１１２を経て外部端子６０７に信号が伝播する。同様に、チップ１０２０において、内部回路５０１から出力された信号がドライブ能力の小さい第１のバッファ４５１で第１のパッド２１１に出力される。この信号はワイヤ７１１を経てチップ１０１０のパッド１０１に伝わり、入力バッファ４１０で内部回路５００に伝播する。この信号はドライブ能力の大きい第２のバッファ４６１に入力され、パッド２１２からワイヤ７３３を経て外部端子６１７に伝わる。第２のバッファ４６１はその制御信号１５１により動作状態／非動作状態が制御できるので、用途に応じて、例えば通常時は非動作状態としてその出力に接続されるパッド２１２および外部端子６２７は‘Ｈ’または‘Ｌ’電位固定かハイインピーダンス状態とし、チップ１０２０のテスト時は第２のバッファ４６１の制御信号１５１により動作状態としてその出力に接続されるパッド２１２を経て外部端子６１７に信号が伝播する。
【００３５】
以上のように、この実施の形態４によれば、ＭＣＰ１００４の状態で、ドライブ能力の小さい第１のバッファ４５０および４５１で別の半導体装置１０２０および１０１０をそれぞれドライブし、ドライブ能力の大きい第２のバッファ４６０および４６１が接続されるパッド１１２および２１２はそれぞれ外部端子６０７および６１７に接続して、第２のバッファ４６０および４６１は、制御信号１５０および１５１により非動作状態に制御できるため、ノイズ発生および動作時消費電流の増大を抑える効果が得られる。また、ＭＣＰに最適なドライブ能力の出力バッファでＭＣＰ１００４を構成できる。さらに、ドライブ能力の大きい第２のバッファ４６０および４６１が接続されるパッド１１２および２１２は、それぞれ外部端子６０７および６１７に接続しているので、ＭＣＰとしてアセンブリした後でも第２のバッファ４６０および４６１の出力が使用可能である。例えば、第２のバッファ４６０および４６１は、制御信号１５０および１５１によりそれぞれ動作状態／非動作状態に制御できるため、チップ１０１０や１０２０のそれぞれのテストに使用できる。
【００３６】
なお、ここでは、相互にデータを交換し合ったりするためにマルチチップ化した例としてＭＣＰ１００４に搭載されるチップ１０１０および１０２０は、異なる機能を持つタイプであるが、ともに上記実施の形態１で説明したチップに相当する場合で説明したが、一方のチップから他方のチップにデータを与えるだけのためにマルチチップ化した場合、すなわち図９に示す構成とした場合でも適用でき、同様の効果を奏する。
さらに、ここでは、相互にデータを交換し合ったりするためにマルチチップ化した例としてＭＣＰ１００４に搭載されるチップ１０１０および１０２０は、異なる機能を持つタイプであるが、ともに上記実施の形態１で説明したチップに相当する場合で、第２のバッファ４６０および４６１が接続されるパッド１１２および２１２はそれぞれ外部端子６０７および６１７に接続した例で説明したが、外部端子に接続するのはどちらか一方にしてもよく、同様の効果を奏する。
【００３７】
実施の形態５．
図１０はこの発明の実施の形態５によるマルチチップパッケージに搭載するチップ（半導体装置）の概略構成を示すブロック図である。１０１２はチップである。チップ１０１２において、５００は内部回路、４１０，４２０は内部回路５００の入力バッファ、４３０は出力バッファである。１０１〜１０３は、チップ上に形成され、入力バッファ４１０，４２０の入力端および出力バッファ４３０の出力端がそれぞれ接続されるパッドである。１０５は内部回路５００の他の入出力（簡易のために省略）のためのパッドである。チップ１０１２は、ＭＣＰに組み込む半導体装置であって、別の半導体装置と接続する第１のパッド１１１と、ウェハテストにてプロービング接続される第２のパッド１１２を有する。第１のパッド１１１には第１のバッファ４５０の出力側が接続され、第２のパッド１１２には、第２のバッファ４６０の出力側が接続されている。また、第１のバッファ４５０の出力側は第２のバッファ４６０の入力側に接続されている。ここで、第２のバッファ４６０のドライブ能力は、第１のバッファ４５０のドライブ能力よりも大きく設定するように設計されている。第２のバッファ４６０の制御信号１５０はパッド１１４に接続される。
実施の形態１との相違点は、第２のバッファ４６０に与える制御信号１５０をパッド１１４から与えられるようにしたに点である。
【００３８】
以上のように、この実施の形態５によれば、チップ１０１２は、ＭＣＰに共に搭載される別の半導体装置に接続される第１のパッド１１１と、ウェハテストにてプロービング擦続される第２のパッド１１２と、第１のパッド１１１に接続される別の半導体装置をドライブする第１のバッファ４５０と、第１のバッファ４５０によりドライブされ、第１のバッファ４５０のドライブ能力よりも大きいドライブ能力により第２のパッド１１２に接続されるテスタの負荷容量をドライブし、制御可能な制御信号１５０により動作状態／非動作状態が制御される第２のバッファ４６０とを有するので、アセンブリ後においてはドライブ能力の小さい第１のバッファ４５０で別の半導体装置をドライブし、ウェハテストでは、ドライブ能力の大きい第２のバッファ４６０でテスタの負荷容量をドライブできるようになるため、ノイズ発生および動作時消費電流の増大を抑える効果が得られる。さらに、第２のバッファ４６０の制御信号１５０をパッド１１４に接続することで、第２のバッファ４６０の動作状態／非動作状態が外部から容易に制御できる。
【００３９】
実施の形態６．
図１１はこの発明の実施の形態６によるマルチチップパッケージの内部構成の概略を示すブロック図である。図において、１００６はＭＣＰである。１０１２，１０２２はＭＣＰ１００６に共に搭載された半導体装置を構成するチップで、両者は異なる機能を持つタイプのチップとする場合が一般的であるが、同じタイプのチップである場合も考えられる。いずれにしても、一方のチップから他方のチップにデータを与えたり、相互にデータを交換し合ったりするためにマルチチップ化したものである。
ここでは、相互にデータを交換し合ったりするためにマルチチップ化した例としてＭＣＰ１００６に搭載されるチップ１０１２および１０２２は、異なる機能を持つタイプであるが、ともに上記実施の形態５で説明したチップに相当する場合で説明する。
【００４０】
チップ１０１２において、５００は内部回路、４１０，４２０は内部回路５００の入力バッファ、４３０は出力バッファである。１０１〜１０３は、チップ上に形成され、入力バッファ４１０，４２０の入力端および出力バッファ４３０の出力端がそれぞれ接続されるパッドである。１０５は内部回路５００の他の入出力（簡易のために省略）のためのパッドである。他方のチップ１０２２と接続する第１のパッド１１１と、ウェハテストにてプロービング接続される第２のパッド１１２を有する。第１のパッド１１１には第１のバッファ４５０の出力側が接続され、第２のパッド１１２には、第２のバッファ４６０の出力側が接続されている。また、第１のバッファ４５０の出力側は第２のバッファ４６０の入力側に接続されている。ここで、第２のバッファ４６０のドライブ能力は、第１のバッファ４５０のドライブ能力よりも大きく設定するように設計されている。第２のバッファ４６０の制御信号１５０はパッド１１４に接続される。
【００４１】
他方のチップ１０２２において、５０１は内部回路、４１１は内部回路５０１の入力バッファである。２０１は、チップ上に形成され、入力バッファ４１１の入力端が接続されるパッドである。２０２，２０３，２０５は内部回路５０１の他の入出力（簡易のために省略）のためのパッドである。チップ１０１２と接続する第１のパッド２１１と、ウェハテストにてプロービング接続される第２のパッド２１２を有する。第１のパッド２１１には第１のバッファ４５１の出力側が接続され、第２のパッド２１２には、第２のバッファ４６１の出力側が接続されている。また、第１のバッファ４５１の出力側は第２のバッファ４６１の入力側に接続されている。ここで、第２のバッファ４６１のドライブ能力は、第１のバッファ４５１のドライブ能力よりも大きく設定するように設計されている。第２のバッファ４６１の制御膚号１５１はパッド２１４に接続される。両チップ１０１２，１０２２は、データを交換するための接続構成を持つ。すなわち、パッド１０１と２１１の間、またパッド１１１と２０１の間はそれぞれワイヤ７１１，７１２により接続されている。このことにより、チップ１０１２のバッファ４５０の出力は、パッド１１１，２０２を経てチップ１０２２をドライブし、また、チップ１０２２のバッファ４５１の出力がパッド２０４，１０１を経てチップ１０１２をドライブする。６０１〜６０６は、チップ１０１２に対して適用するＭＣＰ１００６の外部端子で、ワイヤ７０３〜７０８によりパッド１０２，１０３，１０５にそれぞれ接続されている。６１１〜６１６は、チップ１０２２に対して適用するＭＣＰ１００６の外部端子で、ワイヤ７２３〜７２８によりパッド２０２，２０３，２０５にそれぞれ接続されている。チップ１０１２における第２のパッド１１２およびチップ１０２２におけるパッド２１２は、ワイヤリングせずオープン状態にされている。また、チップ１０１２における第２のバッファ４６０の制御信号１５０に接続されるパッド１１４およびチップ１０２２における第２のバッフア４６１の制御信号１５１に接続されるパッド２１４は、ワイヤ７１４，７３４により外部端子６０８，６１８に接続される。
【００４２】
ＭＣＰ１００６としてアセンブリされた状態では、チップ１０１２において、内部回路５００から出力された信号がドライブ能力の小さい第１のバッファ４５０で第１のパッド１１１に出力される。この信号はワイヤ７１２を経てチップ１０２２のパッド２０１に伝わり、入力バッファ４１１で内部回路５０１に伝播する。この信号はドライブ能力の大きい第２のバッファ４６０に入力されるが、第２のバッファ４６０はＭＣＰ１００６の場合は使用しないため、外部端子６０８から制御信号１５０により非動作状態に制御され、その出力に接続されるパッド１１２は‘Ｈ’または‘Ｌ’電位固定かハイインピーダンス状態となる。同様に、チップ１０２２において、内部回路５０１から出力された信号がドライブ能力の小さい第１のバッファ４５１で第１のパッド２１１に出力される。この信号はワイヤ７１１を経てチップ１０１２のパッド１０１に伝わり、入力バッファ４１０で内部回路５００に伝播する。この信号はドライブ能力の大きい第２のバッファ４６１に入力されるが、第２のバッファ４６１はＭＣＰ１００６に組み込んだ後は使用しないため、外部端子６１８から制御信号１５１により非動作状態に制御され、その出力に接続されるパッド２１２は‘Ｈ’または‘Ｌ’電位固定かハイインピーダンス状態となる。
【００４３】
以上のように、この実施の形態６によれば、ＭＣＰ１００６の状態で、ドライブ能力の小さい第１のバッファ４５０および４５１で別の半導体装置１０２２および１０１２をそれぞれドライブし、ドライブ能力の大きい第２のバッファ４６０および４６１が接続されるパッド１１２および２１２はオープン状態である。また、第２のバッファ４６０および４６１は、外部端子６０８および６１８から制御信号１５０および１５１によりそれぞれ非動作状態に制御されるため、ノイズ発生および動作時消費電流の増大を抑える効果が得られる。また、ＭＣＰに最適なドライブ能力の出力バッファでＭＣＰ１０００を構成できる。さらに、第２のバッファ４６０および４６１の制御信号１５０および１５１に接続されるパッド１１４および２１４を外部端子６０８および６１８にそれぞれ接続することで、パッケージング後も第２のバッファ４６０および４６１の動作状態／非動作状態が外部から容易に制御できる。
【００４４】
なお、ここでは、相互にデータを交換し合ったりするためにマルチチップ化した例として、ＭＣＰ１００６に搭載されるチップ１０１２および１０２２は、異なる機能を持つタイプであるが、ともに実施の形態５で説明したチップに相当するものを使用した場合で説明したが、一方のチップから他方のチップにデータを与えるだけのためにマルチチップ化した場合、すなわち図１２に示す構成とした場合でも適用でき、同様の効果を奏する。
さらに、ここでは、相互にデータを交換し合ったりするためにマルチチップ化した例として、ＭＣＰ１００６に搭載されるチップ１０１２および１０２２は、異なる機能を持つタイプであるが、ともに実施の形態５で説明したチップに相当するものに対して、第２のバッファ４６０および４６１の制御信号１５０および１５１に接続されるパッド１１４および２１４を外部端子６０８および６１８にそれぞれ接続した例で説明したが、外部端子に接続するのはどちらか一方でもよく、同様の効果を奏する。
【００４５】
なお、上述してきたこの発明各実施の形態において、ワイヤによるアセンブリを例としたが、代わりにバンプによる接続にしてもよい。また、２チップ構成のＭＣＰを例として示したが、それ以上の複数チップで構成した場合でもよい。
【００４６】
【発明の効果】
以上のように、この発明によれば、別の半導体装置に接続される第１のパッドと、ウェハテストにてプロービング接続される第２のパッドと、第１のパッドに接続される別の半導体装置をドライブする第１のバッファと、第１のバッファによりドライブされ、第１のバッファのドライブ能力よりも大きいドライブ能力により第２のパッドに接続されるテスタの負荷容量をドライブし、制御信号により動作状態／非動作状態が制御される第２のバッファとを有するように構成したので、アセンブリ後においては、ドライブ能力の小さい第１のバッファで別の半導体装置をドライブし、ウェハテストでは、ドライブ能力の大きい第２のバッファでテスタの負荷容量をドライブできるようになるため、ノイズ発生および動作時消費電流の増大を抑え、特に、通常使用時におけるバッファ内での消費電力を抑える効果がある。
【００４７】
この発明によれば、第１のパッドのサイズを第２のパッドのサイズより小さくするように構成したので、その分チップサイズを縮小できる効果がある。
【００４８】
この発明によれば、第２のバッファの動作状態／非動作状態を制御する勧御信号が与えられるパッドを有するように構成したので、第２のバッファの動作状態／非動作状態が外部から容易に制御できるという効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるマルチチップパッケージに搭載するチップの概略構成を示すブロック図である。
【図２】同実施の形態１に係る第２のバッファの構成を示す回路図である。
【図３】同実施の形態２によるマルチチップパッケージに搭載するチップの概略構成を示すブロック図である。
【図４】同実施の形態３によるマルチチップパッケージの内部構成の概略を示すブロック図である。
【図５】同実施の形態３による他のマルチチップパッケージの内部構成の概略を示すブロック図である。
【図６】同実施の形態３による他のマルチチップパッケージの内部構成の概略を示すブロック図である。
【図７】同実施の形態３による他のマルチチップパッケージの内部構成の概略を示すブロック図である。
【図８】同実施の形態４によるマルチチップパッケージの内部構成の概略を示すブロック図である。
【図９】同実施の形態４による他のマルチチップパッケージの内部構成の概略を示すブロック図である。
【図１０】同実施の形態５によるマルチチップパッケージに搭載するチップの概略構成を示すブロック図である。
【図１１】同実施の形態６によるマルチチップパッケージの内部構成の概略を示すブロック図である。
【図１２】同実施の形態６による他のマルチチップパッケージの内部構成の概略を示すブロック図である。
【図１３】従来のマルチチップパッケージの内部構成の概略を示すブロック図である。
【図１４】従来の出力バッファの構成を示す回路図である。
【符号の説明】
１０１〜１０５，１１４，２０１〜２０５ パッド、１１１，２１１ 第１のパッド、１１２，２１２ 第２のパッド、１２２，１２３，１２６，１２７，４４６ Ｐチャネルトランジスタ、１２４，１２５，１２８，１２９，４４７ Ｎチャネルトランジスタ、１３０ 電源電位、１３１ ＧＮＤ電位、１４０ アンド回路、１５０，１５１ 制御信号、１６０ 入力信号、４１０，４１１，４２０ 入力バッファ、４３０，４４０，４４１ 出力バッファ、４４３ 通常使用ドライバ、４４４ 能力調整用ドライバ、４５０，４５１ 第１のバッファ、４６０ 第２のバッファ、５００ 内部回路、６０１〜６０８，６１１〜６１８ 外部端子、７０１〜７０８，７１２，７１３，７１４，７２３〜７２８，７３３，７３４ ワイヤ、１０００，１００１〜１００６ ＭＣＰ、１０１０，１０１１，１０１２，１０２０，１０２１，１０２２，１０３０ チップ。
Claims (3)
- 別の半導体装置に接続される第１のパッドと、
ウェハテストにてプロービング接続される第２のパッドと、
前記第１のパッドに接続される前記別の半導体装置をドライブする第１のバッファと、
前記第１のバッファによりドライブされ、前記第１のバッファのドライブ能力よりも大きいドライブ能力により第２のパッドに接続されるテスタの負荷容量をドライブし、制御信号により動作状態／非動作状態が制御される第２のバッファとを有する半導体装置。 - 第１のパッドのサイズを第２のパッドのサイズより小さくした請求項１記載の半導体装置。
- 第２のバッファを動作状態／非動作状態に制御する制御信号を直接第２のバッファに与えるパッドを有する請求項１または請求項２記載の半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002220079A JP2004061299A (ja) | 2002-07-29 | 2002-07-29 | 半導体装置 |
| TW91136688A TWI221192B (en) | 2002-07-29 | 2002-12-19 | Semiconductor device downsizing its built-in driver |
| US10/330,072 US6756803B2 (en) | 2002-07-29 | 2002-12-30 | Semiconductor device downsizing its built-in driver |
| DE2003109598 DE10309598A1 (de) | 2002-07-29 | 2003-03-05 | Halbleitervorrichtung mit verkleinertem eingebautem Treiber |
| KR1020030016465A KR100553397B1 (ko) | 2002-07-29 | 2003-03-17 | 내장 드라이버의 소형화를 도모한 반도체 장치 |
| CNB031072216A CN1235279C (zh) | 2002-07-29 | 2003-03-17 | 使内置驱动器小型化的半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002220079A JP2004061299A (ja) | 2002-07-29 | 2002-07-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004061299A true JP2004061299A (ja) | 2004-02-26 |
Family
ID=30437669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002220079A Pending JP2004061299A (ja) | 2002-07-29 | 2002-07-29 | 半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6756803B2 (ja) |
| JP (1) | JP2004061299A (ja) |
| KR (1) | KR100553397B1 (ja) |
| CN (1) | CN1235279C (ja) |
| DE (1) | DE10309598A1 (ja) |
| TW (1) | TWI221192B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007097053A1 (ja) * | 2006-02-23 | 2007-08-30 | Matsushita Electric Industrial Co., Ltd. | 半導体集積回路とその検査方法 |
| JP2010519548A (ja) * | 2007-02-22 | 2010-06-03 | テラダイン、 インコーポレイテッド | テスト用に設計されたマイクロプローブ |
| JP2010261931A (ja) * | 2009-05-11 | 2010-11-18 | Agere Systems Inc | 取り外し可能なボンド・パッド延長部を含む回路装置 |
| JP2013524166A (ja) * | 2010-03-26 | 2013-06-17 | アイメック | Ｔｓｖベースの３次元積層ｉｃのためのテストアーキテクチャ |
| JP2016109439A (ja) * | 2014-12-02 | 2016-06-20 | 富士通株式会社 | 半導体装置および半導体装置の試験方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7444575B2 (en) * | 2000-09-21 | 2008-10-28 | Inapac Technology, Inc. | Architecture and method for testing of an integrated circuit device |
| US7006940B1 (en) * | 2002-11-27 | 2006-02-28 | Inapac Technology, Inc. | Set up for a first integrated circuit chip to allow for testing of a co-packaged second integrated circuit chip |
| US8001439B2 (en) | 2001-09-28 | 2011-08-16 | Rambus Inc. | Integrated circuit testing module including signal shaping interface |
| US8166361B2 (en) * | 2001-09-28 | 2012-04-24 | Rambus Inc. | Integrated circuit testing module configured for set-up and hold time testing |
| US7313740B2 (en) * | 2002-07-25 | 2007-12-25 | Inapac Technology, Inc. | Internally generating patterns for testing in an integrated circuit device |
| US8286046B2 (en) | 2001-09-28 | 2012-10-09 | Rambus Inc. | Integrated circuit testing module including signal shaping interface |
| US8063650B2 (en) | 2002-11-27 | 2011-11-22 | Rambus Inc. | Testing fuse configurations in semiconductor devices |
| KR100596776B1 (ko) * | 2004-01-08 | 2006-07-04 | 주식회사 하이닉스반도체 | 멀티 칩 어셈블리 및 이의 구동 방법 |
| JP2005209239A (ja) * | 2004-01-20 | 2005-08-04 | Nec Electronics Corp | 半導体集積回路装置 |
| JP4521611B2 (ja) * | 2004-04-09 | 2010-08-11 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| JP4673652B2 (ja) * | 2005-03-29 | 2011-04-20 | 富士通セミコンダクター株式会社 | 半導体装置の試験方法及び半導体装置 |
| US7779311B2 (en) * | 2005-10-24 | 2010-08-17 | Rambus Inc. | Testing and recovery in a multilayer device |
| JP5120868B2 (ja) * | 2006-07-13 | 2013-01-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7466603B2 (en) | 2006-10-03 | 2008-12-16 | Inapac Technology, Inc. | Memory accessing circuit system |
| US7561027B2 (en) * | 2006-10-26 | 2009-07-14 | Hewlett-Packard Development Company, L.P. | Sensing device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07303030A (ja) | 1994-05-02 | 1995-11-14 | Hitachi Ltd | 半導体集積回路 |
| US6304098B1 (en) * | 2000-03-14 | 2001-10-16 | Sun Microsystems, Inc. | Method and apparatus for reducing noise in communication channels having a shared reference signal |
| JP2001294539A (ja) | 2000-04-13 | 2001-10-23 | Tosoh Corp | 有機ハロゲン化合物の脱ハロゲン化処理法 |
| US6515501B2 (en) * | 2001-06-01 | 2003-02-04 | Sun Microsystems, Inc. | Signal buffers for printed circuit boards |
-
2002
- 2002-07-29 JP JP2002220079A patent/JP2004061299A/ja active Pending
- 2002-12-19 TW TW91136688A patent/TWI221192B/zh active
- 2002-12-30 US US10/330,072 patent/US6756803B2/en not_active Expired - Fee Related
-
2003
- 2003-03-05 DE DE2003109598 patent/DE10309598A1/de not_active Withdrawn
- 2003-03-17 KR KR1020030016465A patent/KR100553397B1/ko not_active IP Right Cessation
- 2003-03-17 CN CNB031072216A patent/CN1235279C/zh not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007097053A1 (ja) * | 2006-02-23 | 2007-08-30 | Matsushita Electric Industrial Co., Ltd. | 半導体集積回路とその検査方法 |
| JPWO2007097053A1 (ja) * | 2006-02-23 | 2009-07-09 | パナソニック株式会社 | 半導体集積回路とその検査方法 |
| JP2010519548A (ja) * | 2007-02-22 | 2010-06-03 | テラダイン、 インコーポレイテッド | テスト用に設計されたマイクロプローブ |
| JP2010261931A (ja) * | 2009-05-11 | 2010-11-18 | Agere Systems Inc | 取り外し可能なボンド・パッド延長部を含む回路装置 |
| JP2013524166A (ja) * | 2010-03-26 | 2013-06-17 | アイメック | Ｔｓｖベースの３次元積層ｉｃのためのテストアーキテクチャ |
| KR101918782B1 (ko) | 2010-03-26 | 2019-02-08 | 아이엠이씨 브이제트더블유 | Ｔｓｖ-기반 3ｄ 스택 ｉｃ에 대한 테스트 액세스 아키텍쳐 |
| JP2016109439A (ja) * | 2014-12-02 | 2016-06-20 | 富士通株式会社 | 半導体装置および半導体装置の試験方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200401897A (en) | 2004-02-01 |
| US6756803B2 (en) | 2004-06-29 |
| KR20040011337A (ko) | 2004-02-05 |
| DE10309598A1 (de) | 2004-02-26 |
| CN1472885A (zh) | 2004-02-04 |
| KR100553397B1 (ko) | 2006-02-16 |
| TWI221192B (en) | 2004-09-21 |
| CN1235279C (zh) | 2006-01-04 |
| US20040027150A1 (en) | 2004-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004061299A (ja) | 半導体装置 | |
| US6724237B2 (en) | Semiconductor integrated circuit for multi-chip package with means to optimize internal drive capacity | |
| US6465336B2 (en) | Circuit and method for providing interconnections among individual integrated circuit chips in a multi-chip module | |
| US7518231B2 (en) | Differential chip performance within a multi-chip package | |
| KR100218843B1 (ko) | 복수의 인터페이스 레벨을 출력 가능한 반도체 집적 회로 장치 | |
| JP4510370B2 (ja) | 半導体集積回路装置 | |
| KR20040017691A (ko) | 종결 회로를 갖는 반도체 집적 회로의 레이아웃 | |
| US6646342B2 (en) | Semiconductor chip and multi-chip module | |
| US6646952B2 (en) | Semiconductor circuit and semiconductor device | |
| JPH11145397A (ja) | 半導体集積回路装置 | |
| KR100400313B1 (ko) | 반도체 메모리 장치의 데이터 입출력 회로 | |
| JP2004103703A (ja) | 半導体装置及び当該半導体装置を用いた異なるレベルの信号の処理システム | |
| JP2000022072A (ja) | マルチチップモジュール | |
| JPH05268016A (ja) | 半導体集積回路 | |
| JP2842597B2 (ja) | 半導体集積回路装置 | |
| JP2003303893A (ja) | 半導体集積回路 | |
| JP2006303300A (ja) | 半導体装置及びその製造方法 | |
| JP2006324359A (ja) | 半導体チップ及び半導体装置 | |
| JPH01185941A (ja) | ゲートアレイ半導体装置 | |
| US20060197208A1 (en) | Chip-packaging with bonding options having a plurality of package substrates | |
| JP2915319B2 (ja) | 半導体装置 | |
| US20080003714A1 (en) | Chip-packaging with bonding options connected to a package substrate | |
| JP2006049586A (ja) | 半導体装置 | |
| JPH04172015A (ja) | 出力バッファ回路 | |
| JPH0642529B2 (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050701 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070703 |