KR20040011337A - 내장 드라이버의 소형화를 도모한 반도체 장치 - Google Patents

내장 드라이버의 소형화를 도모한 반도체 장치 Download PDF

Info

Publication number
KR20040011337A
KR20040011337A KR1020030016465A KR20030016465A KR20040011337A KR 20040011337 A KR20040011337 A KR 20040011337A KR 1020030016465 A KR1020030016465 A KR 1020030016465A KR 20030016465 A KR20030016465 A KR 20030016465A KR 20040011337 A KR20040011337 A KR 20040011337A
Authority
KR
South Korea
Prior art keywords
buffer
pad
chip
output
semiconductor device
Prior art date
Application number
KR1020030016465A
Other languages
English (en)
Other versions
KR100553397B1 (ko
Inventor
미우라마나부
하타케나카마코토
야마시타다케카즈
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20040011337A publication Critical patent/KR20040011337A/ko
Application granted granted Critical
Publication of KR100553397B1 publication Critical patent/KR100553397B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본원 발명은 웨이퍼 테스트 시에 요구되는 드라이브 능력을 얻을 수 있고, 또한 통상 동작 시의 드라이브 노이즈 발생의 방지와 소비 전류를 억제하여 별도의 반도체 장치를 드라이브할 수 있는 드라이브 사이즈를 얻기 위한 것이다. 멀티 칩 패키지 내의 별도의 반도체 장치에 접속되는 제 1패드와, 웨이퍼 테스트에서 프로빙 접속되는 제 2 패드와, 제 1 패드에 접속되는 별도의 반도체 장치를 드라이브하는 제 1 버퍼와, 제 1 버퍼에 의해 드라이브되어, 제 1 버퍼의 드라이브 능력보다도 큰 드라이브 능력에 의해 제 2 패드에 접속되는 테스터의 부하 용량을 드라이브하여, 외부로부터 인가되는 제어 신호에 의해 온/오프 상태가 제어되는 제 2 버퍼를 갖는다.

Description

내장 드라이버의 소형화를 도모한 반도체 장치{SEMICONDUCTOR DEVICE DOWNSIZING ITS BUILT-IN DRIVER}
본 발명은, 복수의 반도체 장치의 칩을 조합해서 탑재하고, 데이터를 교환하기 위해서 각 칩사이를 배선하여 일체화 한 반도체 패키지, 즉 멀티 칩 패키지에 조립되는 반도체 장치에 관한 것이다.
최근, 휴대 전화와 같이 소형화와 다기능화가 요구되는 전자 기기에 있어서, 기기 메이커의 요구에 따른 반도체 제품으로서, 로직과 메모리, 디지털과 아날로그, 플래쉬 메모리와 SRAM 등의 LSI를 조합해서 적층시켜, 그 칩 사이를 와이어 본드 방식 등으로 배선함으로써 단일 패키지화한 멀티 칩 패키지(이하, MCP라 함)의 사용이 증가되고 있다.
도 13은 종래의 2 칩(반도체 장치)을 조합시킨 멀티 칩 패키지의 내부 구성을 개략적으로 도시한 블록도이다. 도면에 있어, 1100은 MCP, 1110, 1120은 MCP(1100)와 함께 탑재된 반도체 장치를 구성하는 칩으로, 양자는 서로 다른 기능을 갖는 유형의 칩으로 하는 경우가 일반적이지만, 같은 유형의 칩인 경우도 고려된다. 아무튼, 한쪽의 칩으로부터 다른쪽의 칩에 데이터를 인가하거나, 서로 데이터를 교환하거나 하기 위해서 멀티 칩화한 것이다.
칩(1110)에 있어서, 500은 내부 회로, 410, 420은 내부 회로(500)의 입력 버퍼, 430, 440은 출력 버퍼이다. 101∼104는 칩 상에 형성되어, 입력 버퍼(410, 420)의 입력단 및 출력 버퍼(430, 440)의 출력단이 각각 접속되는 패드이다. 105는 내부 회로(500)의 다른 입출력(간략하게 하기 위해 생략)을 위한 패드이다. 다른 쪽의 칩(1120)에 있어서, 501은 내부 회로, 41l은 내부 회로(501)의 입력 버퍼, 441은 출력 버퍼이다. 201은 칩상에 형성되어, 입력 버퍼(411)의 입력단이 접속되는 패드이다. 202, 203, 205는 내부 회로(501)의 다른 입출력(간략하게 하기 위해 생략)을 위한 패드이다. 양 칩(1110, 1120)은 데이터를 교환하기 위한 접속 구성을 갖는다. 즉, 패드(101)와 패드(204) 사이, 또한 패드(104)와 패드(201) 사이가 각각 와이어(701, 702)에 의해 접속되어 있다. 이 것에 의해, 칩(1110)의 버퍼(440)의 출력은 패드(104, 201)를 거쳐서 칩(1120)을 드라이브하고, 또한, 칩(1120)의 버퍼(441)의 출력이 패드(204, 101)를 거쳐서 칩(1110)의 내부 회로(500)에 인가되도록 되어 있다. 601∼606은 칩(1110)에 대하여 적용하는 MCP(1100)의 외부 단자에서, 와이어(703∼708)에 의해 각 패드(102, 103, 105)에 각각 접속되어 있다. 611∼616은 칩(1120)에 대하여 적용하는 MCP(1100)의 외부단자에서, 와이어(723∼728)에 의해 각 패드(202, 203, 205)에 각각 접속되어 있다.
일반적으로, MCP에 탑재된 반도체 장치의 입출력 단자 및 출력 단자, 즉 패드는, 크게 나눠, 어셈블리 후(전자 기기에 MCP를 조립하여 사용하는 상태)에 외부 입출력 단자 및 출력 단자로서 사용하는 것과, 어셈블리 후에 있어서 MCP와 함께 탑재된 별도의 반도체 장치와의 사이에서만 신호의 입출력을 위해서 이용하는 것의 두 종류가 있다.
후자의 용도의 내용에 관해서는, 본 출원인에 의한 일본 특허 출원 제2001-294539호에도 기재되어 있지만, 이 경우, 도 13에 도시하는 바와 같이 출력 버퍼(440)의 출력 드라이브 능력을, 제어 신호(150)를 이용하여 제어하는 구성을 구비하는 것이 개시되어 있다. 이 출력 버퍼(440)의 회로 구성예를 도 14에 나타낸다.
도 14에 있어서, 443은 통상 사용 드라이버, 444는 능력 조정용 드라이버이다. 이 출력 버퍼(440)에는, 도 13의 내부 회로(500)로부터의 신호가 입력 신호(160)로서 공급되고, 그 출력은 출력 패드(104)에 나타난다. 웨이퍼 테스트 시에는 제어 신호(150)를 'H'로 함으로써 능력 조정용 드라이버(444)를 인에이블로 한다. 따라서, 출력 버퍼(440)는 드라이브 능력을 크게 하여 테스터의 큰 부하 용량을 구동할 수 있게 된다. 또한, 어셈블리 후의 통상 사용 상태에서는, 제어 신호(150)를 'L'로 함 으로써 능력 조정용 드라이버(444)를 디스에이블로 한다. 따라서, 어셈블리 후에는 MCP(1100)와 함께 탑재되어 있는 별도의 반도체 장치, 즉도 13에서는 칩(1120)만을 드라이브하기 위해서, 출력 버퍼(440)는 드라이브 능력을 작게 할 수 있다. 출력 버퍼(440)는, 이와 같이 사용 상황에 따라서 드라이브 능력을 전환함으로써, 통상 사용 시에는 MCP(1100) 내의 칩간 배선을 작은 드라이브 능력으로 드라이브할 수 있기 때문에, 동작 시에 영향을 미치는 드라이브 노이즈의 발생 및 동작시 소비 전류의 증대를 막아 왔다.
종래의 MCP는 이상과 같이 구성되어 있기 때문에, 어셈블리 후의 MCP에 탑재되어 있는 별도의 반도체 장치만을 드라이브하면 좋은 상황에 있어서, 출력 버퍼(440)는 통상 사용 드라이버(443)만으로 드라이브하는 것이 된다. 이 때도, 통상 사용 드라이버(443)는 항상 능력 조정용 드라이버(444)를 구성하고 있는 P 채널 트랜지스터(446)와 N 채널 트랜지스터(447)의 드레인 용량을 드라이브하지 않으면 안된다. 즉, 별도의 반도체 장치를 드라이브하기 위해서 드라이브 능력이 작아지도록 제어하더라도, 적지 않은 드라이버로, 동시에, 오프 상태의 능력 조정용 드라이버(444)의 드레인 용량을 계속 구동하여야 한다. 그 때문에, 통상 사용 드라이버(443)의 사이즈는, 오프 상태의 능력 조정용 드라이버(444)의 드레인 용량을 구동하는 것도 고려하여 큰 사이즈를 선정하지 않으면 안되어, 그만큼 소비 전류의 증가를 초래한다고 하는 문제가 있었다.
또한, MCP에 조립되는 반도체 장치, 및 그것을 이용한 MCP를 실현할 때, 종래 기술에 의한 다른 쪽의 반도체 장치를 드라이브하기 위해서 마련된 구성에서는,오프 상태의 능력 조정용 드라이버(444)의 드레인 용량을 구동하는 것을 고려한 통상 사용 드라이버(443)의 드라이브 능력을 필요로 하는 출력 버퍼의 회로 배치가 되기 때문에, 드라이버 사이즈를 작게 억제할 수 없고, 노이즈 발생 및 동작시 소비 전류에 대한 대책에 한계가 있어, MCP 제품의 최적화를 도모하는 데 있어서 방해로 되는 등의 문제로 되었다.
본 발명은 상기한 바와 같은 과제를 해결하기 위해서 이루어진 것으로, 웨이퍼 테스트 시에 요구되는 드라이브 능력을 얻을 수 있고, 또한 통상 동작 시에 영향을 미치는 드라이브 노이즈 발생의 방지와 소비 전류를 억제함과 동시에 탑재된 별도의 반도체 장치를 드라이브할 수 있는 드라이브사이즈를 갖춘 반도체 장치를 얻는 것을 목적으로 한다.
도 1은 본 발명의 실시예 1에 따른 멀티 칩 패키지에 탑재되는 칩의 개략적인 구성을 나타내는 블록도,
도 2는 동 실시예 1에 따른 제 2 버퍼의 구성을 나타내는 회로도,
도 3은 동 실시예 2에 따른 멀티 칩 패키지에 탑재하는 칩의 개략적인 구성을 나타내는 블록도,
도 4는 동 실시예 3에 따른 멀티 칩 패키지의 내부 구성을 개략적으로 도시한 블록도,
도 5는 동 실시예 3에 따른 다른 멀티 칩 패키지의 내부 구성을 개략적으로 도시한 블록도,
도 6은 동 실시예 3에 따른 다른 멀티 칩 패키지의 내부 구성을 개략적으로 도시한 블록도,
도 7은 동 실시예 3에 따른 다른 멀티 칩 패키지의 내부 구성을 개략적으로 도시한 블록도,
도 8은 동 실시예 4에 따른 멀티 칩 패키지의 내부 구성의 개략을 나타내는블록도,
도 9는 동 실시예 4에 따른 다른 멀티 칩 패키지의 내부 구성을 개략적으로 도시한 블록도,
도 10은 동 실시예 5에 따른 멀티 칩 패키지에 탑재하는 칩의 개략적인 구성을 나타내는 블록도,
도 11은 동 실시예 6에 따른 멀티 칩 패키지의 내부 구성을 개략적으로 도시한 블록도,
도 12는 동 실시예 6에 따른 다른 멀티 칩 패키지의 내부 구성을 개략적으로 도시한 블록도,
도 13은 종래의 멀티 칩 패키지의 내부 구성을 개략적으로 도시한 블록도,
도 14는 종래의 출력 버퍼의 구성을 나타내는 회로도.
도면의 주요 부분에 대한 부호의 설명
101∼105, 114, 201∼205 : 패드111, 211 : 제 1 패드
112, 212 : 제 2 패드
122, 123, 126, 127, 446 : P 채널 트랜지스터
124, 125, 128, 129, 447 : N 채널 트랜지스터
130 : 전원 전위131 : GND 전위
140 : 앤드 회로150, 151 : 제어 신호
160 : 입력 신호410, 411, 420 : 입력 버퍼
430, 440, 441 : 출력 버퍼443 : 통상 사용 드라이버
444 : 능력 조정용 드라이버450, 451 : 제 1 버퍼
460 : 제 2 버퍼500 : 내부 회로
601∼608, 611∼618 : 외부 단자
701∼708, 712, 713, 714, 723∼728, 733, 734 : 와이어
1000, 1001∼1006 : MCP
1010, 1011, 1012, 1020, 1021, 1022, 1030 : 칩
본 발명에 따른 반도체 장치는, 별도의 반도체 장치에 접속되는 제 1 패드와, 웨이퍼 테스트에서 프로빙 접속되는 제 2 패드와, 제 1 패드에 접속되는 별도의 반도체 장치를 드라이브하는 제 1 버퍼와, 제 1 버퍼에 의해 드라이브되어, 제 1 버퍼의 드라이브 능력보다도 큰 드라이브 능력으로 제 2 패드에 접속되는 테스터의 부하 용량을 드라이브하여, 제어 신호에 의해 동작 상태/비동작 상태가 제어되는 제 2 버퍼를 갖는 것이다.
본 발명에 따른 반도체 장치는, 제 2 패드의 사이즈를 제 1 패드의 사이즈보다 작게 하는 것이다.
본 발명에 따른 반도체 장치는, 제 2 버퍼를 동작 상태/비동작 상태로 제어하는 제어 신호를 직접 제 2 버퍼에 인가하는 패드를 갖는 것이다.
본 발명에 따른 멀티 칩 패키지는, 적어도 제 1 칩과 제 2 칩을 구비하고, 제 1 칩은, 상기 반도체 장치와 동일한 구성을 갖고, 제 2 버퍼는, 제어 신호에 의해서 웨이퍼 테스트 시에는 동작 상태로 제어되고, 멀티 칩 패키지의 통상 동작 시에는 비동작 상태로 제어되는 것이다.
본 발명에 따른 멀티 칩 패키지는, 제 2 패드의 사이즈를 제 1 패드의 사이즈보다 작게 한 것이다.
본 발명에 따른 멀티 칩 패키지는, 제 2 버퍼를 동작 상태/비동작 상태로 제어하는 제어 신호를 직접 제 2 버퍼에 인가하는 패드를 갖는 것이다.
본 발명에 따른 멀티 칩 패키지는, 제 2 칩이 제 1 칩과 동일한 구성을 갖고, 이들 칩 사이에서 데이터를 교환하도록 한 것이다.
본 발명에 따른 멀티 칩 패키지는, 제 2 칩이 제 1 칩과 서로 달라지는 구성을 갖고, 데이터는 제 1 칩으로부터 제 2 칩으로만 공급되도록 한 것이다.
(발명의 실시예)
이하, 본 발명의 일실시예를 설명한다.
(실시예 1)
도 1은 본 발명의 실시예 1에 따른 멀티 칩 패키지에 탑재하는 칩(반도체 장치)의 개략적인 구성을 나타내는 블록도이다. 1010은 칩(반도체 장치)이다. 칩(1010)에 있어서, 500은 내부 회로, 410, 420은 내부 회로(500)의 입력 버퍼, 430은 출력 버퍼이다. 101∼103은 칩 상에 형성되어, 입력 버퍼(410, 420)의 입력단 및 출력 버퍼(430)의 출력단이 각각 접속되는 패드이다. 105는 내부 회로(500)의 다른 입출력(간단하게 하기 위해서 생략)을 위한 패드이다.
칩(1010)은, MCP에 조립되는 반도체 장치로서, 별도의 반도체 장치와 접속하는 제 1 패드(111)와, 웨이퍼 테스트에서 프로빙 접속되는 제 2 패드(112)를 갖는다. 제 1 패드(111)에는 제 1 버퍼(450)의 출력측이 접속되고, 제 2 패드(112)에는 제 2 버퍼(460)의 출력측이 접속되어 있다. 또한, 제 1 버퍼(450)의 출력측은 제 2 버퍼(460)의 입력측에 접속되어 있다. 여기에서, 제 2 버퍼(460)의 드라이브 능력은, 제 1 버퍼(450)의 드라이브 능력보다도 크게 설정하도록 설계되어 있는 것으로 한다.
이 칩(1010)에 있어서, 어셈블리 후에는, 드라이브 능력이 작은 제 1 버퍼(450)가 접속되는 제 1 패드(111)를 사용하고, 웨이퍼 테스트에서는 드라이브 능력이 큰 제 2 버퍼(460)가 접속되는 패드(112)가 사용되도록 한다. 이 것에 의해, 종래와 비교하면, 웨이퍼 테스트에서는, 드라이브 능력이 큰 제 2 버퍼(460)가 접속되는 제 2 패드(112)에 대하여 프로빙함으로써, 테스터의 부하 용량을 충분히 드라이브할 수 있게 된다. 한편, 어셈블리 후에는, 종래 예와 비교하여 드라이브 능력이 작은 제 1 버퍼(450)가 접속되는 패드(111)를 사용하여 다른 칩측과 접속하기 때문에, 노이즈 발생 및 동작시 소비 전류의 증대도 문제가 되지 않는다. 제 1버퍼(450)의 드라이브 능력을 종래보다도 작게 할 수 있는 이유는, 제 1 버퍼(450)가 종래의 도 14에 도시된 바와 같은 능력 조정용 드라이버(444)의 드레인 용량을 드라이브할 필요가 없기 때문이다.
도 2는 실시예 1에 따른 제 2 버퍼(460)의 구성을 나타내는 회로도이다. 도 2(a)는, 클럭 게이트 방식에 의한 구성예이고, 도 2(b)는 앤드 회로를 이용한 구성예이며, 또한 웨이퍼 상태나 어셈블리 상태에서 동작 상태를 제어할 수 있는 제어 신호(150)에 의해 제 2 패드(112)로 입력 신호(160)를 출력할 지의 여부를 제어하고 있다.
도 2(a)의 회로는, 입력 신호(160)를 입력으로 하는 P 채널 트랜지스터(123)와 N 채널 트랜지스터(124), P 채널 트랜지스터(123)와 N 채널 트랜지스터(124)의 드레인을 입력으로 하는 P 채널 트랜지스터(127)와 N 채널 트랜지스터(128), 제어 신호(150)에 의해 온·오프되는 N 채널 트랜지스터(125, 129), 및 제어 신호(150)의 반전 신호로 온·오프되는 P 채널 트랜지스터(122, 126)로 구성된다.
제어 신호(150)에 의해 온·오프되는 N 채널 트랜지스터(125, 129)의 소스에는 또한 GND 전위(131)가 인가된다. N 채널 트랜지스터(125)의 드레인에는 N 채널 트랜지스터(124)의 소스 전위가 인가되고, N 채널 트랜지스터(129)의 드레인에는 N 채널 트랜지스터(128)의 소스 전위가 인가된다. 또한, 제어 신호(150)의 반전 신호에 의해 온·오프되는 P 채널 트랜지스터(122, 126)의 소스에는 전원 전위(130)가 인가되고, P 채널 트랜지스터(122)의 드레인에는 P 채널 트랜지스터(123)의 소스 전위가 인가되며, P 채널 트랜지스터(126)의 드레인에는 P 채널트랜지스터(127)의 소스 전위가 인가된다. 입력 신호(160)는 P 채널 트랜지스터(123)와 N 채널 트랜지스터(124)의 드레인으로부터 출력되어, P 채널 트랜지스터(127)와 N 채널 트랜지스터(128)에 인가된다. P 채널 트랜지스터(127)와 N 채널 트랜지스터(128)의 드레인으로부터 출력이 취출되어, 제 2 패드(112)에 나타난다.
웨이퍼 테스트에서는, 제 2 버퍼(460)를 동작 상태로 하기 위해서, 제어 신호(150)를 'H'로 한다. 이것에 의해 N 채널 트랜지스터(125, 129)와 제어 신호(150)의 반전 신호로 온·오프되는 P 채널 트랜지스터(122, 126)는 전부 온 상태가 되어, 입력 신호(160)가 제 2 패드(112)에 전파된다. 한편, 어셈블리 후에는, 제 2 버퍼(460)를 비동작 상태로 하기 위해서, 제어 신호(150)를 'L'로 한다. 그렇게 하면, N 채널 트랜지스터(125, 129)와 제어 신호(150)의 반전 신호로 온·오프되는 P 채널 트랜지스터(122, 126)는 전부 오프 상태가 되어, 입력 신호는 제 2 패드(112)에 전파되지 않게 된다.
또한, 제 2 버퍼(460)는, 도 2(b)에 있어서, 앤드 회로(140)에서 입력 신호(160)와 제어 신호(150)의 앤드를 취해, 그 출력이 제 2 패드(112)에 나타나도록 구성되어 있다.
웨이퍼 테스트에서는, 동작 상태로 하기 위해서, 제어 신호(150)를 'H'로 하면, 입력 신호(160)는 앤드 회로(140)를 통해서 제 2 패드(112)에 전파된다. 한편, 어셈블리 후에는, 비동작 상태로 하기 위해서, 제어 신호(150)를 'L'로 하면, 앤드 회로(140)는 입력 신호(160)에 관계없이 출력이 'L'로 고정되어, 입력신호(160)를 제 2 패드(112)에 전파하지 않는다.
제어 신호(150)는 필요시에 외부로부터 인가되는 것이 일반적이지만, 칩의 구성상 내부 설정할 수 있도록 하는 경우도 있다.
이상과 같이, 제 2 버퍼(460)는, 그 동작 상태/비동작 상태를 제어할 수 있어, 이것에 의해, 웨이퍼 테스트 후에는 비동작 상태로 함으로써 저소비 전력으로 해서 노이즈 발생의 방지를 실현하여, MCP 제품으로서의 최적화를 도모할 수 있다.
이상과 같이, 본 실시예 1에 의하면, 칩(반도체 장치)(1010)은, MCP에 함께 탑재되는 별도의 반도체 장치에 접속되는 제 1 패드(111)와, 웨이퍼 테스트에서 프로빙 접속되는 제 2 패드(112)와, 제 1 패드(111)에 접속되는 별도의 반도체 장치를 드라이브하는 제 1 버퍼(450)와, 제 1 버퍼(450)에 의해 드라이브되어, 제 1 버퍼(450)의 드라이브 능력보다도 큰 드라이브 능력으로 제 2 패드(112)에 접속되는 테스터의 부하 용량을 드라이브하고, 제어 신호(150)에 의해 동작 상태/비동작 상태가 제어되는 제 2 버퍼(460)를 갖기 때문에, 어셈블리 후에 있어서는 드라이브 능력이 작은 제 1 버퍼(450)로 별도의 반도체 장치를 드라이브하고, 웨이퍼 테스트에서는 드라이브 능력이 큰 제 2 버퍼(460)로 테스터의 부하 용량을 드라이브할 수 있게 되기 때문에, 노이즈 발생 및 동작시 소비 전류의 증대를 억제하는 효과가 얻어진다.
(실시예 2)
도 3은 본 발명의 실시예 2에 따른 멀티 칩 패키지에 탑재되는 칩(반도체 장치)의 개략적인 구성을 나타내는 블록도이다. 도면에 있어서, 칩(1011)에서, 500은 내부 회로, 410, 420은 내부 회로(500)의 입력 버퍼, 430은 출력 버퍼이다. 101∼103은, 칩 상에 형성되어, 입력 버퍼(410, 420)의 입력단 및 출력 버퍼(430)의 출력단이 각각 접속되는 패드이다. 105는 내부 회로(500)의 다른 입출력(간단하게 하기 위해서 생략)을 위한 패드이다.
칩(1011)은, MCP에 조립되는 반도체 장치에 있어서, 별도의 반도체 장치와 접속되는 제 1 패드(111)와, 웨이퍼 테스트에서 프로빙 접속되는 제 2 패드(113)를 갖는다. 제 1 패드(111)에는 제 1 버퍼(450)의 출력측이 접속되고, 제 2 패드(113)에는 제 2 버퍼(460)의 출력측이 접속되어 있다. 또한, 제 1 버퍼(450)의 출력측은 제 2 버퍼(460)의 입력측에 접속되어 있다. 여기서, 제 2 버퍼(460)의 드라이브 능력은, 제 1 버퍼(450)의 드라이브 능력보다도 크게 설정하도록 설계되어 있다.
여기에서, 실시예 1과의 차이점은, 제 2 패드(113)를 제 1 패드(111)보다 작은 사이즈로 한 점이다. 제 1 패드(111)는, 어셈블리의 경우에 와이어를 부착하는 데 필요한 패드 사이즈가 필요하지만, 제 2 패드(113)는 웨이퍼 테스트의 프로빙에 필요한 패드 사이즈를 충족하면 된다.
이상과 같이, 본 실시예 2에 의하면, 칩(1011)은, MCP에 함께 탑재되는 별도의 반도체 장치에 접속되는 제 1 패드(111)와, 웨이퍼 테스트에서 프로빙 접속되는 제 2 패드(113)와, 제 1 패드(111)에 접속되는 별도의 반도체 장치를 드라이브하는 제 1 버퍼(450)와, 제 1 버퍼(450)에 의해 드라이브되어, 제 1 버퍼(450)의 드라이브 능력보다도 큰 드라이브 능력으로 제 2 패드(113)에 접속되는 테스터의 부하 용량을 드라이브하고, 제어 가능한 제어 신호(150)에 의해 동작 상태/비동작 상태가 제어되는 제 2 버퍼(460)를 갖기 때문에, 어셈블리 후에 있어서는 드라이브 능력이 작은 제 1 버퍼(450)로 별도의 반도체 장치를 드라이브하고, 웨이퍼 테스트에서는, 드라이브 능력이 큰 제 2 버퍼(460)로 테스터의 부하 용량을 드라이브할 수 있게 되기 때문에, 노이즈 발생 및 동작시 소비 전류의 증대를 억제하는 효과가 얻어진다. 또한, 제 1 패드(113)의 사이즈를 제 2 패드(111)의 사이즈보다 작게 할 수 있어서 칩 사이즈를 축소할 수 있는 효과가 얻어진다.
(실시예 3)
도 4는 본 발명의 실시예 3에 따른 멀티 칩 패키지의 내부 구성을 개력적으로 도시한 블록도이다. 도면에 있어서, 1000은 MCP, 1010, 1020은 MCP(1000)와 함께 탑재된 반도체 장치를 구성하는 칩으로, 양자는 서로 다른 기능을 갖는 유형의 칩으로 하는 경우가 일반적이지만, 같은 유형의 칩인 경우도 고려된다. 어떻든 간에, 한쪽의 칩으로부터 다른 쪽의 칩에 데이터를 인가하거나, 서로 데이터를 교환하거나 하기 위해서 멀티 칩화한 것이다. 여기서는, 서로 데이터를 교환하거나 하기 위해서 멀티 칩화한 예로서 MCP(1000)에 탑재되는 칩(1010, 1020)은, 서로 다른 기능을 갖는 유형이지만, 또한 상기 실시예 1에서 설명한 칩에 상당하는 경우로 설명한다.
칩(1010)에 있어서, 500은 내부 회로, 410, 420은 내부 회로(500)의 입력 버퍼, 430은 출력 버퍼이다. 101∼103은 칩 상에 형성되어, 입력 버퍼(410, 420)의 입력단 및 출력 버퍼(430)의 출력단이 각각 접속되는 패드이다. 105는 내부 회로(500)의 다른 입출력(간단하게 하기 위해서 생략)을 위한 패드이다. 다른 쪽의 칩(1020)과 접속되는 제 1 패드(111)와, 웨이퍼 테스트에서 프로빙 접속되는 제 2 패드(112)를 갖는다. 제 1 패드(111)에는 제 1 버퍼(450)의 출력측이 접속되고, 제 2 패드(112)에는 제 2 버퍼(460)의 출력측이 접속되어 있다. 또한, 제 1 버퍼(450)의 출력측은 제 2 버퍼(460)의 입력측에 접속되어 있다. 여기에서, 제 2 버퍼(460)의 드라이브 능력은, 제 1 버퍼(450)의 드라이브 능력보다도 크게 설정하도록 설계되어 있다.
다른 쪽의 칩(1020)에 있어서, 501은 내부 회로, 411은 내부 회로(501)의 입력 버퍼이다. 201은 칩 상에 형성되어, 입력 버퍼(411)의 입력단이 접속되는 패드이다. 202, 203, 205는 내부 회로(501)의 다른 입출력(간단하게 하기 위해서 생략)을 위한 패드이다. 칩(1010)과 접속되는 제 1 패드(211)와, 웨이퍼 테스트에서 프로빙 접속되는 제 2 패드(212)를 갖는다. 제 1 패드(211)에는 제 1 버퍼(451)의 출력측이 접속되고, 제 2 패드(212)에는, 제 2 버퍼(461)의 출력측이 접속되어 있다. 또한, 제 1 버퍼(451)의 출력측은 제 2 버퍼(461)의 입력측에 접속되어 있다. 여기서, 제 2 버퍼(461)의 드라이브 능력은, 제 1 버퍼(451)의 드라이브 능력보다도 크게 설정하도록 설계되어 있다.
양 칩(1010, 1020)은, 데이터를 교환하기 위한 접속 구성을 갖는다. 즉, 패드(101)와 패드(211) 사이, 또한 패드(111)와 패드(201) 사이는 각각 와이어(711,712)에 의해 접속되어 있다. 이 것에 의해, 칩(1010)의 버퍼(450)의 출력은, 패드(111, 201)를 지나서 칩(1020)을 드라이브하고, 또한, 칩(1020)의 버퍼(451)의 출력이 패드(211, 101)를 지나서 칩(1010)을 드라이브한다. 601∼606은 칩(1010)에 대하여 적용하는 MCP(1000)의 외부 단자에서, 와이어(703∼708)에 의해 패드(102, 103, 105)에 각각 접속되어 있다. 611∼616은, 칩(1020)에 대하여 적용하는 MCP(1000)의 외부 단자에서, 와이어(723∼728)에 의해 패드(202, 203, 205)에 각각 접속되어 있다. 칩(1010)에 있어서의 제 2 패드(112) 및 칩(1020)에 있어서의 패드(212)는 와이어링하지 않고 오픈 상태로 되어 있다.
MCP(1000)로 하여 어셈블리된 상태에서는, 칩(1010)에 있어서, 내부 회로(500)로부터 출력된 신호가 드라이브 능력이 작은 제 1 버퍼(450)에서 제 1 패드(111)에 출력된다. 이 신호는 와이어(712)를 지나서 칩(1020)의 패드(201)에 전해져, 입력 버퍼(411)에서 내부 회로(501)로 전파된다. 이 신호는 드라이브 능력이 큰 제 2 버퍼(460)에 입력되지만, 제 2 버퍼(460)는 MCP(1000)로 하여 어셈블리된 후에는 사용하지 않기 때문에, 제어 신호(150)에 의해 비동작 상태로 제어되어, 그 출력에 접속되는 패드(112)는, `H' 또는 `L' 전위 고정이나, 하이 임피던스 상태가 된다. 마찬가지로, 칩(1020)에 있어서, 내부 회로(501)로부터 출력된 신호가 드라이브 능력이 작은 제 1 버퍼(451)에서 제 1 패드(211)에 출력된다. 이 신호는 와이어(711)를 지나서 칩(1010)의 패드(101)에 전해져, 입력 버퍼(410)에서 내부 회로(500)로 전파된다. 이 신호는 드라이브 능력이 큰 제 2 버퍼(461)에 입력되지만, 제 2 버퍼(461)는 MCP(1000)로 한 경우에는 사용하지 않기 때문, 제어신호(151)에 의해 비동작 상태로 제어되어, 그 출력에 접속되는 패드(212)는 `H' 또는 `L' 전위 고정이나, 하이 임피던스 상태가 된다.
이상과 같이, 본 실시예 3에 의하면, MCP(1000)로 하여 어셈블리된 상태에서, 드라이브 능력이 작은 제 1 버퍼(450, 451)에서 별도의 반도체 장치(1020, 1010)를 각각 드라이브하여, 드라이브 능력이 큰 제 2 버퍼(460, 461)가 접속되는 패드(112, 212)는 오픈 상태이다. 또한, 제 2 버퍼(460, 461)는, 제어 신호(150, 151)에 의해 각각 비동작 상태로 제어되기 때문에, 노이즈 발생 및 동작시 소비 전류의 증대를 억제하는 효과가 얻어진다. 또한, MCP에 알맞은 드라이브 능력의 출력 버퍼로 MCP(1000)를 구성할 수 있다.
또, 여기서는, 서로 데이터를 교환하거나 하기 위해서 멀티 칩화한 예로서, MCP(1000)에 탑재되는 칩(1010, 1020)은, 서로 다른 기능을 갖는 유형인데, 모두 상기 실시예 1에서 설명한 칩에 상당하는 경우로 설명했지만, 한쪽의 칩으로부터 다른 쪽의 칩에 데이터를 인가하는 것만을 위해 멀티 칩화한 경우, 즉 도 5에 나타내는 구성으로 한 경우에도 적용하여, 동일한 효과를 얻을 수 있다.
또한, 여기서는, 서로 데이터를 교환하거나 하기 위해서 멀티 칩화한 예로서, MCP(1000)에 탑재되는 칩(1010, 1020)은 서로 다른 기능을 갖는 유형으로서, 모두 상기 실시예 1에서 설명한 칩에 상당하는 경우로 설명했지만, 상기 실시예 2에 상당하는 것을 적용한 경우, 즉 도 6에 나타내는 구성으로 한 경우에도 좋아, 동일한 효과를 얻을 수 있다. 상기 실시예 2에 상당하는 것은, 한쪽의 칩으로부터 다른 쪽의 칩에 데이터를 인가하기 위해서 멀티 칩화한 경우, 즉 도 7에 나타내는구성으로 한 경우에도 적용하여, 동일한 효과를 얻을 수 있다.
(실시예 4)
도 8은 실시예 4에 따른 멀티 칩 패키지의 내부 구성을 개략적으로 나타내는 블록도이다. 도면에 있어, 1004는 MCP, 1010, 1020은 MCP(1004)에 함께 탑재된 반도체 장치를 구성하는 칩으로, 양자는 서로 다른 기능을 가지는 유형의 칩으로 하는 경우가 일반적이지만, 같은 유형의 칩인 경우도 고려된다. 어떻든 간에, 한쪽의 칩으로부터 다른 쪽의 칩에 데이터를 인가하거나, 서로 데이터를 교환하거나 하기 위해서 멀티 칩화한 것이다.
여기서는, 서로 데이터를 교환하거나 하기 위해서 멀티 칩화한 예로서, MCP(1004)에 탑재되는 칩(1010, 1020)은, 서로 다른 기능을 갖는 유형이지만, 모두 상기 실시예 1에서 설명한 칩에 상당하는 것을 사용한 경우로 설명한다.
칩(1010)에 있어서, 500은 내부 회로, 410, 420은 내부 회로(500)의 입력 버퍼, 430은 출력 버퍼이다. 101∼103은, 칩 상에 형성되어, 입력 버퍼(410, 420)의 입력단 및 출력 버퍼(430)의 출력단이 각각 접속되는 패드이다. 105는 내부 회로(500)의 다른 입출력(간단하게 하기 위해서 생략)을 위한 패드이다. 다른 쪽의 칩(1020)과 접속되는 제 1 패드(111)와, 웨이퍼 테스트에서 프로빙 접속되는 제 2 패드(112)를 갖는다. 제 1 패드(111)에는 제 1 버퍼(450)의 출력측이 접속되고, 제 2 패드(112)에는, 제 2 버퍼(460)의 출력측이 접속되어 있다. 또한, 제 1 버퍼(450)의 출력측은 제 2 버퍼(460)의 입력측에 접속되어 있다. 여기서, 제 2버퍼(460)의 드라이브 능력은, 제 1 버퍼(450)의 드라이브 능력보다도 크게 설정하도록 설계되어 있다. 다른 쪽의 칩(1020)에 있어서, 501은 내부 회로, 411은 내부 회로(501)의 입력 버퍼이다. 201은, 칩 상에 형성되어, 입력 버퍼(411)의 입력단이 접속되는 패드이다. 202, 203, 205는 내부 회로(501)의 다른 입출력(간단하게 하기 위해서 생략)을 위한 패드이다.
칩(1010)과 접속되는 제 1 패드(211)와, 웨이퍼 테스트에서 프로빙 접속되는 제 2 패드(212)를 갖는다. 제 1 패드(211)에는 제 1 버퍼(451)의 출력측이 접속되고, 제 2 패드(212)에는 제 2 버퍼(461)의 출력측이 접속되어 있다. 또한, 제 1 버퍼(451)의 출력측은 제 2 버퍼(461)의 입력측에 접속되어 있다. 여기서, 제 2 버퍼(461)의 드라이브 능력은, 제 1 버퍼(451)의 드라이브 능력보다도 크게 설정하도록 설계되어 있다. 양 칩(1010, 1020)은, 데이터를 교환하기 위한 접속 구성을 갖는다. 즉, 패드(101)와 패드(211) 사이, 또한 패드(111)와 패드(201) 사이가 각각 와이어(711, 712)에 의해 접속되어 있다. 이 것에 의해, 칩(1010)의 버퍼(450)의 출력은, 패드(111, 201)를 지나서 칩(1020)을 드라이브하고, 또한, 칩(1120)의 버퍼(451)의 출력이 패드(211, 101)를 지나서 칩(1010)을 드라이브한다. 601∼606은, 칩(1010)에 대하여 적용하는 MCP(1004)의 외부 단자에서, 와이어(703∼708)에 의해 패드(102, 103, 105)에 각각 접속되어 있다. 611∼616은, 칩(1020)에 대하여 적용하는 MCP(1004)의 외부 단자에서, 와이어(723∼728)에 의해 패드(202, 203, 205)에 각각 접속되어 있다. 칩(1010)에 있어서의 제 2 패드(112)는 와이어(713)에 의해 외부 단자(607)에 접속되어 있다. 칩(1020)에 있어서의 패드(212)는 와이어(733)에 의해 외부 단자(617)에 접속되어 있다.
MCP(1004)로 하여 어셈블리된 상태에서는, 칩(1010)에 있어서, 내부 회로(500)로부터 출력된 신호가 드라이브 능력이 작은 제 1 버퍼(450)에서 제 1 패드(111)로 출력된다. 이 신호는 와이어(712)를 지나서 칩(1020)의 패드(201)에 전해져, 입력 버퍼(411)에서 내부 회로(501)로 전파된다. 이 신호는 드라이브 능력이 큰 제 2 버퍼(460)에 입력되어, 패드(112)로부터 와이어(713)를 지나서 외부 단자(607)에 전해진다. 제 2 버퍼(460)는 그 제어 신호(150)에 의해 동작 상태/비동작 상태를 제어할 수 있기 때문에, 용도에 따라서, 예컨대 통상 시에는 비동작 상태로서 그 출력에 접속되는 패드(112) 및 외부 단자(607)는 `H' 또는 `L' 전위 고정이나 하이 임피던스 상태로 하고, 칩(1010)의 테스트 시에는 제 2 버퍼(460)의 제어 신호(150)에 의해 동작 상태로서 그 출력에 접속되는 패드(112)를 지나서 외부 단자(607)에 신호가 전파된다. 마찬가지로, 칩(1020)에 있어서, 내부 회로(501)로부터 출력된 신호가 드라이브 능력이 작은 제 1 버퍼(451)에서 제 1 패드(211)로 출력된다. 이 신호는 와이어(711)를 지나서 칩(1010)의 패드(101)에 전해져, 입력 버퍼(410)에서 내부 회로(500)로 전파된다. 이 신호는 드라이브 능력이 큰 제 2 버퍼(461)에 입력되어, 패드(212)로부터 와이어(733)를 지나서 외부 단자(617)로 전해진다. 제 2 버퍼(461)는 그 제어 신호(151)에 의해 동작 상태/비동작 상태를 제어할 수 있기 때문에, 용도에 따라서, 예컨대 통상 시에는 비동작 상태로서 그 출력에 접속되는 패드(212) 및 외부 단자(627)는 `H' 또는 `L' 전위 고정이나 하이 임피던스 상태로 하고, 칩(1020)의 테스트 시에는 제 2 버퍼(461)의제어 신호(151)에 의해 동작 상태로서 그 출력에 접속되는 패드(212)를 지나서 외부 단자(617)에 신호가 전파된다.
이상과 같이, 본 실시예 4에 의하면, MCP(1004)의 상태에서, 드라이브 능력이 작은 제 1 버퍼(450, 451)에서 별도의 반도체 장치(1020, 1010)를 각각 드라이브하여, 드라이브 능력이 큰 제 2 버퍼(460, 461)가 접속되는 패드(112, 212)는 각각 외부 단자(607, 617)에 접속되고, 제 2 버퍼(460, 461)는, 제어 신호(150, 151)에 의해 비동작 상태로 제어할 수 있기 때문에, 노이즈 발생 및 동작시 소비 전류의 증대를 억제하는 효과가 얻어진다. 또한, MCP에 알맞은 드라이브 능력의 출력 버퍼로 MCP(1004)를 구성할 수 있다. 또한, 드라이브 능력이 큰 제 2 버퍼(460, 461)가 접속되는 패드(112, 212)는, 각각 외부 단자(607, 617)에 접속되어 있기 때문에, MCP로 하여 어셈블리한 후라도 제 2 버퍼(460, 461)의 출력을 사용할 수 있다. 예컨대, 제 2 버퍼(460, 461)는, 제어 신호(150, 151)에 의해 각각 동작 상태/비동작 상태로 제어할 수 있기 때문에, 칩(1010)이나 칩(1020) 각각의 테스트에 사용할 수 있다.
또, 여기서는, 서로 데이터를 교환하거나 하기 위해서 멀티 칩화한 예로서 MCP(1004)에 탑재되는 칩(1010) 및 칩(1020)은, 서로 다른 기능을 갖는 유형인데, 모두 상기 실시예 1에서 설명한 칩에 상당하는 경우에 설명했지만, 한쪽의 칩으로부터 다른 쪽의 칩에 데이터를 인가하는 것만을 위해 멀티 칩화한 경우, 즉 도 9에 나타내는 구성으로 한 경우에도 적용하여, 동일한 효과를 얻을 수 있다.
또한, 여기서는, 서로 데이터를 교환하거나 하기 위해서 멀티 칩화한 예로서MCP(1004)에 탑재되는 칩(1010) 및 칩(1020)은 서로 다른 기능을 갖는 유형인데, 모두 상기 실시예 1에서 설명한 칩에 상당하는 경우에, 제 2 버퍼(460, 461)가 접속되는 패드(112, 212)는 각각 외부 단자(607, 617)에 접속한 예로 설명했지만, 외부 단자에 접속되는 것은 어느 쪽이든지 한쪽으로 해도 마찬가지이며, 동일한 효과를 얻을 수 있다.
(실시예 5)
도 10은 본 발명의 실시예 5에 따른 멀티 칩 패키지에 탑재하는 칩(반도체 장치)의 개략적인 구성을 나타내는 블록도이다. 1012는 칩이다. 칩(1012)에 있어서, 500은 내부 회로, 410, 420은 내부 회로(500)의 입력 버퍼, 430은 출력 버퍼이다. 101∼103은, 칩 상에 형성되어, 입력 버퍼(410, 420)의 입력단 및 출력 버퍼(430)의 출력단이 각각 접속되는 패드이다. 105는 내부 회로(500)의 다른 입출력(간단하게 하기 위해서 생략)을 위한 패드이다. 칩(1012)은, MCP에 조립되는 반도체 장치에 있어서, 별도의 반도체 장치와 접속되는 제 1 패드(111)와, 웨이퍼 테스트에서 프로빙 접속되는 제 2 패드(112)를 갖는다. 제 1 패드(111)에는 제 1 버퍼(450)의 출력측이 접속되고, 제 2 패드(112)에는, 제 2 버퍼(460)의 출력측이 접속되어 있다. 또한, 제 1 버퍼(450)의 출력측은 제 2 버퍼(460)의 입력측에 접속되어 있다. 여기서, 제 2 버퍼(460)의 드라이브 능력은, 제 1 버퍼(450)의 드라이브 능력보다도 크게 설정하도록 설계되어 있다. 제 2 버퍼(460)의 제어 신호(150)는 패드(114)에 접속된다.
실시예 1과의 차이점은, 제 2 버퍼(460)에 인가되는 제어 신호(150)를 패드(114)로부터 인가되도록 한 점이다.
이상과 같이, 본 실시예 5에 의하면, 칩(1012)은, MCP에 함께 탑재되는 별도의 반도체 장치에 접속되는 제 1 패드(111)와, 웨이퍼 테스트에서 프로빙 접속되는 제 2 패드(112)와, 제 1 패드(111)에 접속되는 별도의 반도체 장치를 드라이브하는 제 1 버퍼(450)와, 제 1 버퍼(450)에 의해 드라이브되어, 제 1 버퍼(450)의 드라이브 능력보다도 큰 드라이브 능력으로 제 2 패드(112)에 접속되는 테스터의 부하 용량을 드라이브하고, 제어 가능한 제어 신호(150)에 의해 동작 상태/비동작 상태가 제어되는 제 2 버퍼(460)를 갖기 때문에, 어셈블리 후에 있어서는 드라이브 능력이 작은 제 1 버퍼(450)로 별도의 반도체 장치를 드라이브하고, 웨이퍼 테스트에서는 드라이브 능력이 큰 제 2 버퍼(460)로 테스터의 부하 용량을 드라이브할 수 있게 되기 때문에, 노이즈 발생 및 동작시 소비 전류의 증대를 억제하는 효과가 얻어진다. 또한, 제 2 버퍼(460)의 제어 신호(150)를 패드(114)에 접속하여, 제 2 버퍼(460)의 동작 상태/비동작 상태를 외부에서 용이하게 제어할 수 있다.
(실시예 6)
도 11은 본 발명의 실시예 6에 따른 멀티 칩 패키지의 내부 구성을 개략적으로 도시한 블록도이다. 도면에 있어서, 1006은 MCP 이다. 1012, 1022는 MCP(1006)에 함께 탑재된 반도체 장치를 구성하는 칩으로, 양자는 서로 다른 기능을 갖는 유형의 칩으로 하는 경우가 일반적이지만, 같은 유형의 칩인 경우도 고려된다. 어떻든 간에, 한쪽의 칩으로부터 다른 쪽의 칩에 데이터를 인가하거나, 서로 데이터를 교환하거나 하기 위해서 멀티 칩화한 것이다.
여기서는, 서로 데이터를 교환하거나 하기 위해서 멀티 칩화한 예로서 MCP(1006)에 탑재되는 칩(1012) 및 칩(1022)은, 서로 다른 기능을 갖는 유형이지만, 모두 상기 실시예 5에서 설명한 칩에 상당하는 경우로 설명한다.
칩(1012)에 있어서, 500은 내부 회로, 410, 420은 내부 회로(500)의 입력 버퍼, 430은 출력 버퍼이다. 101∼103은, 칩 상에 형성되어, 입력 버퍼(410, 420)의 입력단 및 출력 버퍼(430)의 출력단이 각각 접속되는 패드이다. 105는 내부 회로(500)의 다른 입출력(간단하게 하기 위해서 생략)을 위한 패드이다. 다른 쪽의 칩(1022)과 접속되는 제 1 패드(111)와, 웨이퍼 테스트에서 프로빙 접속되는 제 2 패드(112)를 갖는다. 제 1 패드(111)에는 제 1 버퍼(450)의 출력측이 접속되고, 제 2 패드(112)에는 제 2 버퍼(460)의 출력측이 접속되어 있다. 또한, 제 1 버퍼(450)의 출력측은 제 2 버퍼(460)의 입력측에 접속되어 있다. 여기서, 제 2 버퍼(460)의 드라이브 능력은, 제 1 버퍼(450)의 드라이브 능력보다도 크게 설정하도록 설계되어 있다. 제 2 버퍼(460)의 제어 신호(150)는 패드(114)에 접속된다.
다른 쪽의 칩(1022)에 있어서, 50l은 내부 회로, 411은 내부 회로(501)의 입력 버퍼이다. 201은, 칩 상에 형성되어, 입력 버퍼(411)의 입력단이 접속되는 패드이다. 202, 203, 205는 내부 회로(501)의 다른 입출력(간단하게 하기 위해서 생략)을 위한 패드이다. 칩(1012)과 접속되는 제 1 패드(211)와, 웨이퍼 테스트에서 프로빙 접속되는 제 2 패드(212)를 갖는다. 제 1 패드(211)에는 제 1 버퍼(451)의출력측이 접속되고, 제 2 패드(212)에는 제 2 버퍼(461)의 출력측이 접속되어 있다. 또한, 제 1 버퍼(451)의 출력측은 제 2 버퍼(461)의 입력측에 접속되어 있다. 여기서, 제 2 버퍼(461)의 드라이브 능력은, 제 1 버퍼(451)의 드라이브 능력보다도 크게 설정하도록 설계되어 있다. 제 2 버퍼(461)의 제어 신호(151)는 패드(214)에 접속된다. 양 칩(1012, 1022)은, 데이터를 교환하기 위한 접속 구성을 갖는다. 즉, 패드(101)와 패드(211) 사이, 또한 패드(111)와 패드(201) 사이는 각각 와이어(711, 712)에 의해 접속되어 있다. 이 것에 의해, 칩(1012)의 버퍼(450)의 출력은, 패드(111, 201)를 지나서 칩(1022)을 드라이브하고, 또한, 칩(1022)의 버퍼(451)의 출력이 패드(211, 101)를 지나서 칩(1012)을 드라이브한다. 601∼606은, 칩(1012)에 대하여 적용하는 MCP(1006)의 외부 단자에서, 와이어(703∼708)에 의해 패드(102, 103,105)에 각각 접속되어 있다. 611∼616은, 칩(1022)에 대하여 적용하는 MCP(1006)의 외부 단자에서, 와이어(723)∼728에 의해 패드(202, 203, 205)에 각각 접속되어 있다. 칩(1012)에 있어서의 제 2 패드(112) 및 칩(1022)에 있어서의 패드(212)는, 와이어링하지 않고 오픈 상태로 되어 있다. 또한, 칩(1012)에 있어서의 제 2 버퍼(460)의 제어 신호(150)에 접속되는 패드(114) 및 칩(1022)에서의 제 2 버퍼(461)의 제어 신호(151)에 접속되는 패드(214)는 와이어(714, 734)에 의해 외부 단자(608, 618)에 접속된다.
MCP(1006)로 하여 어셈블리된 상태에서는, 칩(1022)에 있어서의 내부 회로(500)로부터 출력된 신호가 드라이브 능력이 작은 제 1 버퍼(450)로 제 1 패드(111)에 출력된다. 이 신호는 와이어(712)를 지나서 칩(1022)의 패드(201)에전해져, 입력 버퍼(411)에서 내부 회로(501)로 전파된다. 이 신호는 드라이브 능력이 큰 제 2 버퍼(460)에 입력되지만, 제 2 버퍼(460)는 MCP(1006)가 어셈블리된 후에는 사용하지 않기 때문에, 외부 단자(608)로부터 제어 신호(150)에 의해 비동작 상태로 제어되어, 그 출력에 접속되는 패드(112)는 `H' 또는 `L' 전위 고정이나 하이 임피던스 상태가 된다. 마찬가지로, 칩(1022)에 있어서, 내부 회로(501)로부터 출력된 신호가 드라이브 능력이 작은 제 1 버퍼(451)에서 제 1 패드(211)로 출력된다. 이 신호는 와이어(711)를 지나서 칩(1012)의 패드(101)에 전해 져, 입력 버퍼(410)에서 내부 회로(500)로 전파된다. 이 신호는 드라이브 능력이 큰 제 2 버퍼(461)에 입력되지만, 제 2 버퍼(461)는 MCP(1006)에 조립된 후에는 사용하지 않기 때문에, 외부 단자(618)로부터 제어 신호(151)에 의해 비동작 상태로 제어되어, 그 출력에 접속되는 패드(212)는 `H' 또는 `L' 전위 고정이나 하이 임피던스 상태가 된다.
이상과 같이, 본 실시예 6에 의하면, MCP(1006)의 상태에서, 드라이브 능력이 작은 제 1 버퍼(450, 451)에서 별도의 반도체 장치(1022, 1012)를 각각 드라이브하고, 드라이브 능력이 큰 제 2 버퍼(460, 461)가 접속되는 패드(112, 212)는 오픈 상태이다. 또한, 제 2 버퍼(460, 461)는, 외부 단자(608, 618)로부터 제어 신호(150, 151)에 의해 각각 비동작 상태로 제어되기 때문에, 노이즈 발생 및 동작시 소비 전류의 증대를 억제하는 효과가 얻어진다. 또한,, MCP에 알맞은 드라이브 능력의 출력 버퍼로 MCP(1006)를 구성할 수 있다. 또한, 제 2 버퍼(460, 461)의 제어 신호(150, 151)에 접속되는 패드(114, 214)를 외부 단자(608, 618)에 각각 접속함으로써, 패키징 후에도 제 2 버퍼(460, 461)의 동작 상태/비동작 상태를 외부에서 용이하게 제어할 수 있다.
또, 여기서는, 서로 데이터를 교환하거나 하기 위해서 멀티 칩화한 예로서, MCP(1006)에 탑재되는 칩(1012, 1022)은, 서로 다른 기능을 갖는 유형인데, 모두 실시예 5에서 설명한 칩에 상당하는 것을 사용한 경우에 설명했지만, 한쪽의 칩으로부터 다른 쪽의 칩에 데이터를 인가하는 것만을 위해 멀티 칩화한 경우, 즉 도 12에 나타내는 구성으로 한 경우에도 적용하여, 동일한 효과를 얻을 수 있다.
또한, 여기서는, 서로 데이터를 교환하거나 하기 위해서 멀티 칩화한 예로서, MCP(1006)에 탑재되는 칩(1012, 1022)은, 서로 다른 기능을 갖는 유형인데, 모두 실시예 5에서 설명한 칩에 상당하는 것에 대하여, 제 2 버퍼(460, 461)의 제어 신호(150, 151)에 접속되는 패드(114, 214)를 외부 단자(608, 618)에 각각 접속한 예로 설명했지만, 외부 단자에 접속되는 것은 어느쪽이라도 마찬가지이며, 동일한 효과를 얻을 수 있다.
또, 상술한 본 발명의 각 실시예에 있어서, 와이어에 의한 어셈블리를 예로 했지만, 대신에 범프에 의한 접속으로 해도 좋다. 또한, 2 칩 구성의 MCP를 예로서 나타내었지만, 그 이상의 복수 칩으로 구성한 경우라도 좋다.
이상과 같이, 본 발명에 의하면, 별도의 반도체 장치에 접속되는 제 1 패드와, 웨이퍼 테스트에서 프로빙 접속되는 제 2 패드와, 제 1 패드에 접속되는 별도의 반도체 장치를 드라이브하는 제 1 버퍼와, 제 1 버퍼에 의해 드라이브되어, 제 1 버퍼의 드라이브 능력보다도 큰 드라이브 능력으로 제 2 패드에 접속되는 테스터의 부하 용량을 드라이브하여, 제어 신호에 의해 동작 상태/비동작 상태가 제어되는 제 2 버퍼를 갖도록 구성했기 때문에, 어셈블리 후에 있어서는, 드라이브 능력이 작은 제 1 버퍼로 별도의 반도체 장치를 드라이브하고, 웨이퍼 테스트에서는, 드라이브 능력이 큰 제 2 버퍼로 테스터의 부하 용량을 드라이브할 수 있게 되기 때문에, 노이즈 발생 및 동작시 소비 전류의 증대를 억제하며, 특히, 통상 사용 시에 있어서의 버퍼 내에서의 소비 전력을 억제하는 효과가 있다.
본 발명에 의하면, 제 1 패드의 사이즈를 제 2 패드의 사이즈보다 작게 하도록 구성했기 때문에, 그 만큼 칩 사이즈를 축소할 수 있는 효과가 있다.
본 발명에 의하면, 제 2 버퍼의 동작 상태/비동작 상태를 제어하는 제어 신호가 인가되는 패드를 갖도록 구성했기 때문에, 제 2 버퍼의 동작 상태/비동작 상태를 외부에서 용이하게 제어할 수 있는 효과가 있다.

Claims (2)

  1. 별도의 반도체 장치에 접속되는 제 1 패드와,
    웨이퍼 테스트에서 프로빙 접속되는 제 2 패드와,
    상기 제 1 패드에 접속되는 상기 별도의 반도체 장치를 드라이브하는 제 1 버퍼와,
    상기 제 1 버퍼에 의해 드라이브되어, 상기 제 1 버퍼의 드라이브 능력보다도 큰 드라이브 능력으로 제 2 패드에 접속되는 테스터의 부하 용량을 드라이브하고, 제어 신호에 의해 동작 상태/비동작 상태가 제어되는 제 2 버퍼
    를 갖는 반도체 장치.
  2. 적어도 제 1 칩과 제 2 칩을 구비한 멀티 칩 패키지에 있어서,
    상기 제 1 칩은,
    상기 제 2 칩에 접속된 제 1 패드와,
    웨이퍼 테스트에서 프로빙 접속되는 제 2 패드와,
    상기 제 1 패드에 접속되어, 상기 제 2 칩을 드라이브하는 제 1 패드와,
    상기 제 1 버퍼의 드라이브 능력보다도 큰 드라이브 능력을 갖고, 상기 제 1 버퍼에 의해서 드라이브되어, 상기 웨이퍼 테스트 시에 상기 제 2 패드에 접속되는 테스터의 부하 용량을 드라이브 하는 제 2 버퍼를 구비하고,
    상기 제 2 버퍼는,
    제어 신호에 의해서, 상기 웨이퍼 테스트 시에는 동작 상태로 제어되고, 상기 멀티 칩 패키지의 통상 동작 시에는 비동작 상태로 제어되는 것을 특징으로 하는 멀티 칩 패키지.
KR1020030016465A 2002-07-29 2003-03-17 내장 드라이버의 소형화를 도모한 반도체 장치 KR100553397B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00220079 2002-07-29
JP2002220079A JP2004061299A (ja) 2002-07-29 2002-07-29 半導体装置

Publications (2)

Publication Number Publication Date
KR20040011337A true KR20040011337A (ko) 2004-02-05
KR100553397B1 KR100553397B1 (ko) 2006-02-16

Family

ID=30437669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030016465A KR100553397B1 (ko) 2002-07-29 2003-03-17 내장 드라이버의 소형화를 도모한 반도체 장치

Country Status (6)

Country Link
US (1) US6756803B2 (ko)
JP (1) JP2004061299A (ko)
KR (1) KR100553397B1 (ko)
CN (1) CN1235279C (ko)
DE (1) DE10309598A1 (ko)
TW (1) TWI221192B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7006940B1 (en) * 2002-11-27 2006-02-28 Inapac Technology, Inc. Set up for a first integrated circuit chip to allow for testing of a co-packaged second integrated circuit chip
US7444575B2 (en) * 2000-09-21 2008-10-28 Inapac Technology, Inc. Architecture and method for testing of an integrated circuit device
US7313740B2 (en) * 2002-07-25 2007-12-25 Inapac Technology, Inc. Internally generating patterns for testing in an integrated circuit device
US8166361B2 (en) * 2001-09-28 2012-04-24 Rambus Inc. Integrated circuit testing module configured for set-up and hold time testing
US8286046B2 (en) 2001-09-28 2012-10-09 Rambus Inc. Integrated circuit testing module including signal shaping interface
US8001439B2 (en) 2001-09-28 2011-08-16 Rambus Inc. Integrated circuit testing module including signal shaping interface
US8063650B2 (en) 2002-11-27 2011-11-22 Rambus Inc. Testing fuse configurations in semiconductor devices
KR100596776B1 (ko) * 2004-01-08 2006-07-04 주식회사 하이닉스반도체 멀티 칩 어셈블리 및 이의 구동 방법
JP2005209239A (ja) * 2004-01-20 2005-08-04 Nec Electronics Corp 半導体集積回路装置
JP4521611B2 (ja) * 2004-04-09 2010-08-11 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP4673652B2 (ja) * 2005-03-29 2011-04-20 富士通セミコンダクター株式会社 半導体装置の試験方法及び半導体装置
US7779311B2 (en) * 2005-10-24 2010-08-17 Rambus Inc. Testing and recovery in a multilayer device
WO2007097053A1 (ja) * 2006-02-23 2007-08-30 Matsushita Electric Industrial Co., Ltd. 半導体集積回路とその検査方法
JP5120868B2 (ja) * 2006-07-13 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
US7466603B2 (en) 2006-10-03 2008-12-16 Inapac Technology, Inc. Memory accessing circuit system
US7561027B2 (en) * 2006-10-26 2009-07-14 Hewlett-Packard Development Company, L.P. Sensing device
US7589548B2 (en) * 2007-02-22 2009-09-15 Teradyne, Inc. Design-for-test micro probe
US7724023B1 (en) * 2009-05-11 2010-05-25 Agere Systems Inc. Circuit apparatus including removable bond pad extension
EP2372379B1 (en) * 2010-03-26 2013-01-23 Imec Test access architecture for TSV-based 3D stacked ICS
JP6428210B2 (ja) * 2014-12-02 2018-11-28 富士通株式会社 半導体装置および半導体装置の試験方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07303030A (ja) 1994-05-02 1995-11-14 Hitachi Ltd 半導体集積回路
US6304098B1 (en) * 2000-03-14 2001-10-16 Sun Microsystems, Inc. Method and apparatus for reducing noise in communication channels having a shared reference signal
JP2001294539A (ja) 2000-04-13 2001-10-23 Tosoh Corp 有機ハロゲン化合物の脱ハロゲン化処理法
US6515501B2 (en) * 2001-06-01 2003-02-04 Sun Microsystems, Inc. Signal buffers for printed circuit boards

Also Published As

Publication number Publication date
CN1472885A (zh) 2004-02-04
DE10309598A1 (de) 2004-02-26
KR100553397B1 (ko) 2006-02-16
CN1235279C (zh) 2006-01-04
TW200401897A (en) 2004-02-01
US6756803B2 (en) 2004-06-29
JP2004061299A (ja) 2004-02-26
TWI221192B (en) 2004-09-21
US20040027150A1 (en) 2004-02-12

Similar Documents

Publication Publication Date Title
KR100553397B1 (ko) 내장 드라이버의 소형화를 도모한 반도체 장치
US6724237B2 (en) Semiconductor integrated circuit for multi-chip package with means to optimize internal drive capacity
US7566958B2 (en) Multi-chip package for reducing parasitic load of pin
US7518231B2 (en) Differential chip performance within a multi-chip package
US8339150B2 (en) Semiconductor integrated circuit
KR100448901B1 (ko) 종결 회로를 갖는 반도체 집적 회로의 레이아웃
JPH1188145A (ja) オフ・チップ・ドライバ
US6646952B2 (en) Semiconductor circuit and semiconductor device
KR100400313B1 (ko) 반도체 메모리 장치의 데이터 입출력 회로
US7099175B2 (en) Semiconductor memory integrated circuit
KR0132374B1 (ko) 반도체 집적장치의 입력버퍼
KR20080068346A (ko) 반도체 장치의 멀티패드구조 및 구성방법
US20060181913A1 (en) Semiconductor memory device with strengthened power and method of strengthening power of the same
KR100221415B1 (ko) 신호처리장치
KR100594204B1 (ko) 공동 패드를 구비한 반도체장치의 입력회로
KR0145220B1 (ko) 입력특성이 개선된 반도체 메모리장치 및 회로배치방법
KR100773397B1 (ko) 종결 회로를 갖는 반도체 집적 회로의 레이아웃
JP2681012B2 (ja) 出力バッファ回路
KR19980082531A (ko) 반도체소자의 파워라인 장치
JP2915319B2 (ja) 半導体装置
JPH03212955A (ja) 半導体装置
JPH05218318A (ja) 集積回路
JPH07273201A (ja) 半導体装置
JP2001147257A (ja) 半導体集積回路装置
JPH03256294A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090123

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee