TWI221192B - Semiconductor device downsizing its built-in driver - Google Patents

Semiconductor device downsizing its built-in driver Download PDF

Info

Publication number
TWI221192B
TWI221192B TW91136688A TW91136688A TWI221192B TW I221192 B TWI221192 B TW I221192B TW 91136688 A TW91136688 A TW 91136688A TW 91136688 A TW91136688 A TW 91136688A TW I221192 B TWI221192 B TW I221192B
Authority
TW
Taiwan
Prior art keywords
buffer
base
chip
wafer
drive
Prior art date
Application number
TW91136688A
Other languages
English (en)
Other versions
TW200401897A (en
Inventor
Manabu Miura
Makoto Hatakenaka
Takekazu Yamashita
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of TW200401897A publication Critical patent/TW200401897A/zh
Application granted granted Critical
Publication of TWI221192B publication Critical patent/TWI221192B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

1221192 五 發明說明（1) 【發明所屬之技術領域— 本發明係有關於在多 該多晶片封裝即半導體封穿，將：秸二之半導體裝置， 合後裝載，為了交換資：“將夕種+導體裝置之晶片組 勹r又換貝枓糟著將各晶片間 【先前技術】 哭，Ϊ:Ϊ ’在如手機般要求小型化和多功能化之電子機 口口 在滿足機器廠商之要求之丰導，產口 μ ^ 釦V愔麯 k 戈尺之牛寺脰產扣上，將邏輯元件 曰曰 一二心妝、數位和類比、快閃記憶體和SRAM等LSI組合後 令豐層，以弓丨線接合方式等將該晶片間配線單封裝化之多 曰片封裝（以下稱為MCP)之使用正增加中。 " 圖1 3係表示以往之由2個晶片（半導體裝置）組合而成 之多晶片封裝之内部構造之概略之方塊圖。在圖1 3，1 1⑽ 係MCP，1 1 1 〇、1 1 20係和MCP11 〇〇 —起裝載之構成半導體裝 置之晶片，一般兩者設為包括不同之功能之型式之晶片之 情況，但是也有係型式相同之晶片之情況。不論如何，都 是為了由一方之晶片供給另一方之晶片資料，或彼此互相 交換資料而多晶片化。 在晶片1110，5 0 0係内部電路，410、42 0係内部電路 5 0 0之輸入用緩衝器，430、440係輸出用緩衝器。101〜104 係基座，在晶片上形成，各自連接輸入用緩衝器4 1 0、4 2 0 之輸入端及輸出用缓衝器43 0、440之輸出端。1 05係内部 電路5 0 0之別的輸出入（為了簡化而省略）所需之基座。在 另一方之晶片1120，501係内部電路，411係内部電路501
2103-5392-PF(Nl).ptd 第6頁 1221192 五、發明說明（2) 之輸入用緩衝器。2 0 1係基座，在晶片上形成，連接輸入 用緩衝器4 1 1之輸入端。2 〇 2、2 0 3、2 0 5係内部電路5 0 1之 別的輸出入（為了簡化而省略）所需之基座。兩晶片1 1 1 〇、 1 1 2 0包括用以交換資料之連接構造。即，各自利用線 701、70 2連接基座ιοί和2〇4之間及基座1〇4和2〇1之間。因 而，晶片1 1 1 0之緩衝器4 4 0之輸出經由基座1 〇 4、2 0 1驅動 晶片1 1 2 0 ’又，晶片η 2 0之緩衝器4 4 1之輸出經由基座 2 0 4、1 0 1供給晶片1 1 1 〇之内部電路5 〇 〇。6 〇 1〜6 〇 6係應用於 晶片1 1 10之MCP1 100之外部端子，利用線7〇3〜7〇8各自和基 座102、103、105連接。6Π〜616係應用於晶片1120之 MCP1 100之外部端子，利用線723〜728各自和基座2〇2、 203、205 連接。 一 4又’在MCP所裝載之半導體裝置之輸出入端子及輸 出端子，即基座，大致分為2種，在組裝後作為外部輸出 入端子及輸出端子使用的，和在組裝後為了只在—MCp 一 起裝載之別的半導體裝置之間輸出入信號而使用的。 關於後者之用途之内容，在本專利申請人之特願 20 0 1 -2 9453 9也有記载，在此情況，如圖13所示，說明包 括使用控制信號1一50控制輸出用緩衝器44〇之輸出驅動性能 之構造。圖14表示該輸出用緩衝器44〇之電路構造例。 在圖1 4，443係一般使用之驅動器，444係性能調整用 驅動器。將圖13之來自内部電路5〇〇之信號作為輪入信號 160供給該輸出用緩衝器44〇，該輸出出現於輸出用基座 104。在晶圓測試時藉著將控制信號15〇設為”H,，，將性能
2103-5392-PF(Nl).ptd 第7頁 ^21192
調整用驅動器444設為動作。因此，使輸出用緩衝器44〇之 驅動性能變大，可驅動測試器之大的負載容量。又，在組 裝後之一般使用狀態，藉著將控制信號丨50設為” L”，將性 月€ s周整用驅動器4 4 4設為不動作。因此，在組敦後，為了 只驅動和MCP1 100 —起裝載之別的半導體裝置，即在圖13 之晶片1 1 2 0，可使輸出用緩衝器4 4 0之驅動性能變小。藉 著像這樣按照使用狀況切換輸出用緩衝器440之驅動性 能’在一般使用時因能以小的驅動性能驅動1 〇〇内之 晶片間配線，可防止在動作時有影響之驅動雜訊發生及在 動作時耗電流增大。 【發明内容】 發明要解決之課題 因以往之MCP如上述所示構成，在組裝後只要驅動在 MCP所裝載之別的半導體裝置即可之狀況，輸出用緩衝器 440只用一般使用之驅動器443驅動。此時，一般使用之^驅 動器443也必須一直驅動構成性能調整用驅動器444之卩通 道型電晶體446和N通道型電晶體44 7之汲極電容。即，為 了驅動別的半導體裝置控制成驅動性能變小，也必須以小 的驅動器同時繼續驅動不動作狀態之性能調整用驅動器 444之汲極電容。因而，也考慮驅動不動作狀態之性能調 整用驅動器444之沒極電容，一般使用之驅動器443之尺寸 必須選定大的尺寸，有引起耗電流增加之問題。 又，在裝入MCP之半導體裝置及在實現使用該半導體
1221192 五、發明說明（4) 以ΐp:構為:，驅=^
I TO-又罝之構造，因成為而需I 性能調整用驅動器444之汲極電容….不動作狀態之 之驅動性能之輸出料衝器之電驅動器4 4 3 寸抑制成丨，在對於雜訊發生作：：：驅動器尺 限’成為妨礙MCP產品最佳化等問動題…耗電流之對策受 發明ί解決上述之課題，其目的在於得到-種半導 祖衣置，可得到在晶圓測試時 般動作時防止驅動雜訊發生和抑制電J性：：：且在-動別的半導體裝置之驅動器尺寸。 /;IL 5牯知到可驅 解決 本發 體裝置連 緩衝器， 及第二緩 衝器之驅 器之負載 態。 本發 一基座之 本發 二緩衝器 制信號。 包括 晶圓 連接 緩衝 能驅 號控 其中 其中 成動 •第一基座，和別的半導 剛試和探測頭連接；第一 之該別的半導體裝置；以 态驅動，利用比該第一緩 動和第二基座連接之測試 制為動作狀態/不動作狀 使第 課題之手段 明之半導體裝置， 接；第二基座，在 驅動和該第一基座 衝器，利用該第一 動性能大之驅動十生 容量，依據控制信 明之半導體裝置， 尺寸小。 明之半導體裝置， 將第二緩衝器控制 基座之尺寸比第 包括基座，直接供給筹 作狀態/不動作狀態之控
2103-5392-PF(Nl).ptd 五、發明說明（5) 本發明之多晶片封努， 片，其中’該第一晶片^括括第一晶片#口第二晶 接；第二基座，在晶圓測|式和基座，和該第二晶片連 和該第一基座連接，驅動;木^碩連接；第一緩衝器， 包括比該第一緩衝器之驅二曰曰片；以及第二緩衝器， 一緩衝器驅動，在爷日 此之驅動性能，利用該第 測試器之負載容量㈡測；，動和該第二基座連接： 晶圓測試時控制成動作狀能戍衝，，依據控制信號，在該 時控制成不動作狀態。u在°亥多晶片封裝之一般動作 本發明之多晶片封裝， 基座之尺寸小。 使第一基座之尺寸比第 本發明之多晶片封裝，其 二緩衝器將第二緩衝器控制 i括基座，直接供給第 制信號。 動作狀態/不動作狀態之控 本發明之多晶片封裝，其中…> 片一樣之構造，在這此曰 σ亥苐一晶片包括和第— 本發明之多晶片封ί曰，曰其》間^奐資料。 晶片不同之構造，自該第—曰 5亥第二晶片包括和第一 曰曰片只供給該第二晶片資料。 實施方式】 ::，說明本發明之實施例。
實施例1 J 圖1係表示在本發明之给 片（半導體裝置）之概略構造之也例1之多晶片封裝裝載之晶 塊圖。1 0 1 〇係晶月（半導 2103-5392-PF(Nl).ptd 第10頁 1221192 五、發明說明（6) 體裝置）。在晶片1010，5 00係内部 電路500之輸入用緩衝器，43〇係輪 ^410、420係内部 係基座，在晶片上形成，各自連接輸緩衝器。1 (H〜1 0 3 之輸入端及輸出用緩衝器43〇之輸出於入用緩衝器410、420 5 00之別的輸出入（為了簡化而省略）= :1 05係内部電路 晶片1010係裝入MCP之半導體裝置而之基座。 1 1 1，和別的半導體裝置連接；及^二其包括第一基座 試和探測頭連接。在第一基座丨丨丨:=座1 1 2，在晶圓測 出側，在第二基座112連接第二緩衝^―、緩衝器之輸 第一緩衝器450之輸出側和第二緩 ^出側。又， 在此，第二緩衝器46 0之.動性能=4二之輸入側連接。 驅動性能大。 動“。又成比第-緩衝器450之 ，/組裝*，使用連接驅動性能小之第
一級衝态4 5 0之弟一基座1Λ a m、a，二L μ L 斤 1 U 在日日®測試，使用連接驅動 性肥大之弟二緩衝器460之第二基座112。因而，和以往相 比’在晶圓測試’ II著探測連接驅動性能大之第二緩衝器 460之第二基座1 1 2，可充分驅動測試器之負載容量。而， 在組裝後，和習知例相比，因使用連接驅動性能小之第一 缓衝器45 0之基座1 1 1和別的晶片側連接，發生雜訊及動作 時耗電流增大也不成問題。可使第一緩衝器4 5 〇之驅動性 能比以往小之理由係因第一緩衝器4 5 0不必驅動以往之圖 1 4所示之性能調整用驅動器4 4 4之汲極電容。 圖2係表示實施例1之第二緩衝器4 6 〇之構造之電路 圖。圖2 (a)係依據時鐘閘方式之構造例，圖2 ( b)係使用
2103-5392-PF(Nl).ptd
第11頁 1221192
AND電路之構造例，都在晶圓狀態或組裝狀態依據可控制 動作狀態、之控制信號1 50控制是否應向第二基座丨丨2輸出輪 入信號1 6 0。 圖2(a)之電路由輸入輸入信號之p通道型電晶體 123和N通道型電晶體124、以P通道型電晶體123和N通道型 電晶體124之汲極為輸入之p通道型電晶體127和N通道型電 晶體1 2 8、依據控制信號1 5 〇開閉之N通道型電晶體1 2 5、 1 2 9以及依據控制信號1 5 〇之反相信號開閉之p通道型電晶 體1 2 2、1 2 6構成。 Μ 依據控制信號150開閉之N通道型電晶體125、129之源 極都輸入GND電位131。N通道型電晶體125之汲極輸入n通 道型電晶體1 2 4之源極電位，N通道型電晶體1 2 9之汲極輸 入N通道型電晶體1 2 8之源極電位。又，依據控制信號1 5 〇 之反相號開閉之P通道型電晶體122、126之源極輸入電 源電位130 °P通道型電晶體122之>及極輸入P通道型電晶體 123之源極電位，P通道型電晶體126之汲極輸入p通道型電 晶體1 2 7之源極電位。自P通道型電晶體1 2 3和N通道型電晶 體124之沒極輸出輸入信號160後，輸入P通道型電晶體127 和N通道型電晶體128。自P通道型電晶體127和N通道型電 晶體128之汲極取出輸出，在第二基座112出現。 在晶圓測試，為了將第二緩衝器4 6 0設為動作狀態， 將控制信號150設為ΠΗΠ。因而，N通道型電晶體125、129 和依據控制信號1 5 0之反相信號開閉之Ρ通道型電晶體 1 2 2、1 2 6都變成導通狀態，向第二基座1 1 2傳送輸入信號
2103-5392-PF(Nl).ptd 第12頁 1221192 五、發明說明（8) 160。而，在組裝後，為了將第二緩衝器46〇設為不動作狀 態’將控制信號1 5 〇設為” l ’，。因而，N通道型電晶體1 2 5、 1 2 9和依據控制信號1 5 0之反相信號開閉之p通道型電晶體 122、126都變成不導通狀態，不向第二基座112傳送輸入 信號。 又’第二緩衝器4 60在構造上，在圖2(b)以AND電路 140取輸入信號160和控制信號丨5〇之―!），其輸出出現於第 二基座1 12。 在晶圓測試’為了設為動作狀態，將控制信號丨5〇設 為’’H ’經由AND電路140向第二基座112傳送輸入信號 1 6 0 °而’在組裝後，為了設為不動作狀態，將控制信號 15 0、設為L ’ AND電路140之輸出和輸入信號16〇無關，固 疋為L 不向第二基座112傳送輸入信號160。 一般在需要時自外部供給控制信號丨5 〇，但是也有使 得在晶片之構造上可内部設定之情況。 t上述所示，第二緩衝器460可控制其動作狀態/不動 作狀態’目而，藉著在晶圓測試後設為不動作狀態，使得 低耗電力，防止雜訊發生，可實現作植卩產品之最佳 化0 如上遂所不，若依據本實施例1，晶片（半導體裝 置）1010因包括和血MCP 一杈驻截々 曰曰；^干七瓶衣 @ 一 ，、LF起裝載之別的半導體裝置連接之 L “其广1晶圓測試和探測頭連接之第二基座112、 4rn .. 運接之別的+ V體裝置之第一緩衝器 4 5 0以及利用弟—緩衝器㈣驅動並利用比第—緩衝器45〇
2103-5392-PF(Nl).ptd 第13 1221192 五、發明說明（9) ^驅動性此大之驅動性能驅動和第二基座1 1 2連接之、日， 依據控制信號150控制動辑^ =50驅動別的半導體裝置，在晶圓測試以 一緩衝器460可驅動測試器之負載容量，得 月匕 雜訊發生及動作時耗電流增大之效果。 抑制 實施例2
_梦=ΐ f示在實施例2之多晶片封裝裝載之晶片（半導 _部電路3造^方塊圖。在圖3,在晶片1011，咖 η◦係輸出用二器 430連之接輸輸出入：、=器41 〇、420之輸入端及輸出用緩衝器各 而省略)所需之』：。内部電路5°°之別的輸…^ πι ^^ ^^'1 ^ : ^ ^ - u ^ ® 出側，在第二A 土座111連接第一緩衝器450之輸 第一緩衝·;基座113連接第二緩衝器46 0之輸出側。又，
在此，第I緩H二側和第二緩衝器460之輸入側連接。 驅動性能大。°°之驅動性能設成比第一緩衝器4 5 0之 Μ ΐ =，Ϊ實施例1之相異點係將將第二基座113之尺寸 4比弟-基座m的小。第一基座⑴需要在組裝時安二
1221192
線所需之基座尺寸，但 試之探測所需之基座尺寸gp =座113只要令滿足晶圓測 、衣戟之別的半導體奘罟轰i 晶圓測試和探測頭連接之第_裝美置;^之第-基座111、在 111連接之別的半導體裝置之 動和第一基座 緩衝器450驅動並利用t匕第一：衝=二450以及利用第- 動性能驅動和第1座丨13 =衝驅動生能大之驅 姑叮^ 弟一暴座11 3連接之測試器之負截宏詈佑 象可控制之控制信號丨5 〇控制、 緩衝哭紅利勃作狀恶/不動作狀態之第二 動上 ，以驅動性能小之第-緩衝器45〇驅 衝哭4βη π U ’在晶圓測試’以驅動性能大之第二緩 ::460可驅動測試器之負載容量，得到抑制雜訊發生及 守耗電流增大之效果。此外，因可使第二基座丨丨3之 尺寸比第一基座1 1 1之尺寸小，得到可縮小尺寸之效果。 貫施例3 圖4係表示實施例3之多晶片封裝之内部構造之概略之 方塊圖。在圖4，1 0 00 係MCP，1010、1 0 2 0 係 *MCP1〇〇〇 一 起I載之構成半導體裝置之晶片，一般兩者設為包括不同 之功此之型式之晶片之情況’但是也有係型式相同之晶片 之情況。不論如何，都是為了由一方之晶片供給另一方之 晶片資料，或彼此互相交換資料而多晶片化。在此，在為 了彼此互相交換資料而多晶片化之例子上，在M c p 1 〇 〇 〇裝 載之晶片1010及1020係包括不同之功能之型式，但是都以
1221192 五、發明說明（li) B " 相當於在上述之實施例丨所說明之晶片之情況說明。 在晶片1010，500係内部電路，41〇、42〇係内部電路 50 0之輸入用緩衝器，430係輸出用緩衝器。ι〇ι〜1〇3係基 座，在晶片上形成，各自連接輸入用緩衝器41〇、42〇之輸 入端及輸出用緩衝器43 0之輪出端。1〇5係内部電路5〇〇之 別的輸出入（為了簡化而省略）所需之基座。包括第一基座 ill ，和另一方之晶片1 0 20連接；及第二基座ιΐ2，在晶圓 測試和探測頭連接。在第一基座ln連接第一緩衝器45〇之 輸出側，在第二基座i丨2連接第二緩衝器4 6 〇之輸出側。 又，第一緩衝器4 5 0之輸出側和第二緩衝器4 6 〇之輸入側連 接在此，第二緩衝器4 6 0之驅動性能設計成比第一緩衝 器4 5 0之驅動性能大。 在另一方之晶片1 〇 2 〇，5 〇 1係内部電路，4 11係内部電 路501之輸入用緩衝器。2〇1係基座，在晶片上形成，連接 輸入用緩衝器4 11之輸入端。2 0 2、2 0 3、2 0 5係内部電路 之別的輸出入（為了簡化而省略）所需之基座。包括第 一基座2 1 1 ’和晶片1 0 1 〇連接；及第二基座2 1 2，在晶圓測 試和探測頭連接。在第一基座211連接第一緩衝器451之輸 ，側’在第二基座2 1 2連接第二緩衝器4 6 1之輸出側。又， 第一緩衝器4 5 1之輸出側和第二緩衝器4 6 1之輸入側連接。 在此’第二緩衝器4 6 1之驅動性能設計成比第一緩衝器4 5 1 之驅動性能大。 兩晶片1 0 1 0、1 0 2 0包括用以交換資料之連接構造。 即’各自利用線7 11、7 1 2連接基座1 〇 1和2 11之間及基座
第16頁 1221192 五、發明說明（12) 111和2 0 1之間。因而，晶片1 0 1 0之緩衝器4 5 0之輸出經由 基座1 1 1、2 0 1驅動晶片1 〇 2 0，又，晶片1 0 2 0之緩衝器4 5 1 之輸出經由基座2 1 1、1 0 1驅動晶片1 〇 1 〇。6 0 1〜6 0 6係應用 於晶片1010之MCP1 0 00之外部端子，利用線703〜708各自和 基座102、103、105連接。61卜616係應用於晶片1 0 20之 MCP 1 0 0 0之外部端子，利用線723〜7 28各自和基座2〇2、 20 3、2 0 5連接。在晶片1〇10之第二基座i 12及在晶片1〇2〇 之基座2 1 2不接線，而設為斷路狀態。 在作為MCP1 00 0組裝之狀態，在晶片ι〇1〇，用驅動性 月b小之第一緩衝器450向第一基座in輸出自内部電路5〇〇 輸出之信號。該信號經由線712傳給晶片1〇2〇之基座2(n， 以，入用緩衝器411向内部電路5〇1傳送。該信號輸入驅動 性能大之第二緩衝器460，但是因第二緩衝器46〇在作為 MjP 10 〇〇組裝後不使用，依據控制信號丨5〇控制為不動作狀 悲，和其輪出連接之基座丨12固定為,，H„或” L,， J成=抗狀態。一樣的，在晶片觀，用驅 ‘，友，451向第一基座211輸出自内部電路5〇ι輸出之 #號。该信號經由線711傳給晶片1〇1〇之基 =衝，向内部電路5〇〇傳送。該信號二:動 之ί=Γ61 二是因第二緩衝器461在作為mcpi_ 立輸出連拉A if制信號151控制為不動作⑼態，和 具輸出連接之基座2 i 2固定 ^不 阻抗狀態。 U疋為Η或[電位，或者變成高 如上述所示，若依據本實施例3，在作為MCP 1 0 0 0組裝
1221192
之狀態’用驅動性能小之第一緩衝器45〇及451各自驅動別 的半導體裝置1 020及1〇1〇，連接驅動性能大之第二緩衝器 460及461之基座112及212係斷路狀態。又，因第二緩衝= 460及461依據控制信號15〇及151各自控制為不動作=^ : 得到抑制雜訊發生及動作時耗電流增大之效果。又，^驅 動性能最適合MCP之輸出用緩衝器可構成化？1〇〇〇。 此外，在此，在為了彼此互相交換資料而多晶片化之 例子上，在MCP 1 0 0 0裝載之晶片1010及1〇2〇係包括不同之 功肖b之型式’但是都以相當於在上述之實施例1所說明之 晶片之情況說明，而在為了只是自一方之晶片供給另一方 之晶片資料而多晶片化之情況，即在設為圖5所示之構造 之情況也可適用，包括相同之效果。 此外，在此，在為了彼此互相交換資料而多晶片化之 例子上’在MCP 1 0 0 0裝載之晶片1〇1 〇及1〇2〇係包括不同之 功能之型式，但是都以相當於在上述之實施例i所說明之 曰曰片之4況δ兒明，而在應用於相當於上述實施例2之情 況，即在設為圖6所示之構造之情況也可適用，包括相同 之效果。相當於上述實施例2的在為了自一方之晶片供給 另一方之晶片資料而多晶片化之情況，即在設為圖7所示 之構造之情況也可適用，包括相同之效果。 實施例4 圖8係表示實施例4之多晶片封裝之内部構造之概略之 方塊圖。在圖 8，1004 係 MCP，1〇1〇、1〇2〇 係和 MCP1004 —
2103-5392-PF(Nl).ptd 第18頁 1221192 五、發明說明（14) 起裝載之構成半導體裝置之晶片，一般兩者設為包括不同 之功能之型式之晶片之情況，但是也有係型式相同之晶片 之情況。不論如何，都是為了由一方之晶片供給另一方之 晶片資料’或彼此互相交換資料而多晶片化。 在此’在為了彼此互相交換資料而多晶片化之例子 上’在MCP1 〇〇4裝載之晶片1 01 〇及丨〇2〇係包括不同之功能 之型式’但是都以相當於在上述之實施例1所說明之晶片 之情況說明。 在晶片1 0 1 0 ’ 5 0 0係内部電路，4 1 〇、4 2 0係内部電路 5 0 0之輸^入用緩衝器，4 3 〇係輸出用緩衝器。i 〇工〜i 〇 3係基 座L在曰曰片上形成，各自連接輸入用緩衝器410、420之輸 而及輸出用緩衝杰4 3 0之輸出端。1 〇 5係内部電路5 0 0之 另j的，輸出入（為了簡化而省略）所需之基座。包括第一基座 制θ ί 方之晶片1 〇20連接；及第二基座1 1 2，在晶圓 於二:木^碩連接。在第一基座1 1 1連接第一緩衝器45 0之 又，莖一 p 基座1 1 2連接苐二緩衝器460之輸出側。 接。,μ友，态4 5 0之輸出側和第二緩衝器4 6 0之輸入側連 哭仏〇夕臨舌第二緩衝器46〇之驅動性能設計成比第一緩衝 :411 S &性能大。在另一方之晶片1 0 2 0，5 0 1係内部電 曰片上部電路5〇1之輸入用緩衝器。201係基座，在 r ，連接輸入用緩衝器41 1之輸入端。202、 所需之基；内部電路501之別的輸出入(為了簡化而省略） 包括第-基座2H，和晶片1〇1〇連接；及第二基座
2103-5392-PF(Nl).ptd 第19頁 1221192 五、發明說明（15) 2 1 2 ’在晶圓測試和探測頭連接。在第一基座2 1 1連接第一 緩衝器451之輸出側，在第二基座212連接第二緩衝器461 之輸出側。又，第一緩衝器451之輸出側和第二緩衝器461 之輸入側連接。在此，第二緩衝器461之驅動性能設計成 比第一緩衝器4 5 1之驅動性能大。兩晶片i 〇丨〇、J 〇 2 〇包括 用以交換資料之連接構造。即，各自利用線7丨1、7丨2連接 基座1 0 1和2 11之間及基座11 1和2 〇 1之間。因而，晶片1 〇 1 〇 之緩衝器4 5 0之輸出經由基座111、2 〇 1驅動晶片1 〇 2 〇， 又’晶片1 0 2 0之緩衝器4 5 1之輸出經由基座2 11、1 〇 1驅動 晶片1 0 1 0。6 0 1〜6 0 6係應用於晶片1 〇 1 〇之MCp} 〇 〇 4之外部端 子’利用線703〜708各自和基座1〇2、1〇3、1〇5連接。 6 1 1〜6 1 6係應用於晶片1 〇 2 〇之M C P1 〇 〇 4之外部端子，利用線 723〜728各自和基座202、203、205連接。在晶片1〇1〇之第 二基座11 2利用線7 1 3和外部端子6 〇 7連接。在晶片1 〇 2 〇之 基座2 1 2利用線7 3 3和外部端子6 1 7連接。 在作為MCP1 0 04組裝之狀態，在晶片1〇1〇，用驅動性 月匕小之第一緩衝裔4 5 0向第一基座1 η輸出自内部電路$ 〇 〇 輸出之信號。該信號經由線712傳給晶片1〇2〇之基座2(η， 以，入用，衝器411向内部電路501傳送。該信號輸入驅動 性旎大之第二緩衝器4 6 〇，自基座丨丨2經由線7 1 3向外部端 子6 0 傳运。因第二緩衝器4 6 〇依據該控制信號1 5 〇控制動 =狀心/不動作狀恶，按照用途，例如平常設為不動作狀 心Μ Μ將和其輸出連接之基座112及外部端子607固定為"Η" 或L”電位，或者變成高阻抗狀態，在晶片丨〇丨〇之測試時
1221192 五、發明說明（16) 依據控制信號1 5 0將第二緩/ * 口口 其輸出連接之基座112向冰f器460設為動作狀態，經由和 在晶片1020,用驅動H卜丨部端子607傳送信號。一樣的， 211輸出自内部電路5〇1^:之第一緩衝器“I向第一基座 給晶片1010之基座21}之信號。該信號經由線711傳 5〇〇傳送。該信號輸人驅動緩，410向内部電路 座212經由線733向外部端動二;：之弟二緩衝器46卜自基 據其控制信號151控制動作\6L7傳；^因第二緩衝器461依 例如平常設為不動作狀能狀悲/不動作狀態，按照用途， 外部端伽固定 態，在晶片1〇2〇之測試=電/V或者變成高阻抗狀 461 ^ ^ ^ u,-—才依據控制信號1 5 1將第二緩衝器 子617傳送信號了 &由和其輸出連接之基座212向外部端 田s = 述所不，右依據本實施例4，在MCP 1 0 04之狀離， :·;=能小之第一緩衝器咖 =!彳9及丨010，連接驅動性能大之第二緩衝器46 0及461 土座12及2 12各自和外部端子60 7及6 17連接，因第二緩 依據控制信號15〇及151可控制為不動作^ I、付卩制雜汛發生及動作時耗電流增大之效果。又， 用驅動性能最適合MCP之輸出用緩衝器可構成MCP1 0 04。此 外，因連接驅動性能大之第二緩衝器460及461之基座112 及212〃各自和外部端子6〇7及617連接，在組裝為阢1)後也可 使用第二緩衝器46〇及461之輸出。例如，因第二緩衝器 46 0及461各自可依據控制信號15〇及151控制為動作狀態/
1221192 五、發明說明（17) 不動作狀態，可用於晶片1 0 1 0或1 0 2 0之各自之測試。 此外，在此，在為了彼此互相交換資料而多晶片化之 例子上，在MCP1 004裝載之晶片101 0及1 020係包括不同之 功能之型式，但是都以相當於在上述之實施例1所說明之 晶片之情況說明，而在為了只是自一方之晶片供給另一方 之曰曰片資料而多晶片化之情況’即在設為圖9所不之構造 之情況也可適用，包括相同之效果。 此外，在此，在為了彼此互相交換資料而多晶片化之 例子上，在MCP1 0 04裝載之晶片1〇1〇及1 020係包括不同之 功能之型式，但是在都相當於在上述之實施例1所說明之 晶片之情況’以連接第二緩衝器4 6 0及461之基座112及2 12 各自和外部端子6 0 7及6 1 7連接之例子說明，但是和外部端 子連接的設為任一方都可，包括相同之效果。 實施例5 圖1 0係表示在實施例5之多晶片封裝裝載之晶片（半導 體裝置）之概略構造之方塊圖。j 〇 i 2係晶片。在晶片 1012 ’ 5 0 0係内部電路，41〇、42〇係内部電路5〇Q之輸入用 緩衝器，430係輸出用緩衝器。1〇1〜1〇3係基座，在晶片上 形成，。各自連接輸入用緩衝器41〇、42〇之輸入端及輸出用 緩，器430|之輸出端。1〇5係内部電路5〇〇之別的輸出入（為 J簡化而省！）所需之基座。晶片（〇12係裝入Mcp之半導體 裝，，包括第-基座！ i!，和別的半導體裝置連接；及第 一土座11 2，在晶圓測試和探測頭連接。在第一基座丨11連
2103-5392-PF(Nl).ptd 發明說明（18) 接第一緩衝4 r n 器460之輸出°側。又别在第二基座112連接第二緩衝 器“Ο之輸入側連接。:：緩：器“Ο之輸出側和第二緩衝 成比第一緩衝5§4ςη 匕，第一緩衝器460之驅動性能設 信號150和基座U4連之接驅動性能大。第二緩衝器460之控制 和實施例1之相里 器4 60之控制信號15〇/、/、在於由基座114供給輸入第二緩衝 盥MCP —起壯斤截不右依據本實施例5，晶片1 〇 1 2因包括和 i Λ ^連接之第二基座11 2、驅動和第一基座 緩半導體裝置之第一緩衝器450以及利用第一 動：：=區Λ並利用比第'緩衝器45㈣ 第ί基座112連接之測試器之負載容量且依 #彳If ，工制仏#ϋ15〇控制動作狀態/不動作狀態之第二 翻态 ，在組裝後，以驅動性能小之第一緩衝器450驅 σ的一 ‘體裝i ’在晶圓測試，以驅動性能大之第二緩 ^ t460可驅動測試器之負載容量，得到抑制雜訊發生及 4日守耗電流增大之效果。此外，藉著將第二緩衝器46〇 之控制信號1 50和基座11 4連接，自外部可容易的控制第二 緩衝器46 0之動作狀態/不動作狀態。 實施例6 圖11係表示實施例6之多晶片封裝之内部構造之概略 之方塊圖。在圖 11，1 〇 06 係MCP，1 〇 1 2、1 022 係和MCP1 006
1221192 五、發明說明（19) 一起裝載之構成半導體裝置之晶片，一般兩者設為包括不 同之功能之型式之晶片之情況，但是也有係型式相同之晶 片之情況。不論如何，都是為了由一方之晶片供給另一方 之晶片資料，或彼此互相交換資料而多晶片化。 在此，在為了彼此互相交換資料而多晶片化之例子 上，在MCP 1 0 0 6裝載之晶片1012及1 022係包括不同之功能 之型式，但是都以相當於在上述之實施例5所說明之晶片 之情況說明。 在晶片1 0 1 2，5 0 0係内部電路，4 1 0、4 2 0係内部電路 5 0 0之輸入用緩衝器，4 3 0係輸出用緩衝器。1 〇 1〜1 〇 3係基 座’在晶片上形成，各自連接輸入用緩衝器41〇、420之輸 入端及輸出用緩衝器430之輸出端。1〇5係内部電路5〇〇之 別的輸出入（為了簡化而省略）所需之基座。包括第一基座 11丨/和另一方之晶片1〇2〇連接；及第二基座112，在晶圓 測试和探測頭連接。在第一基座丨丨1連接第一緩衝器4 5 〇之 輸出側’在第二基座丨丨2連接第二緩衝器4 6 〇之輸出側。 又，第一緩衝器4 5 0之輸出側和第二緩衝器4 6 〇之輸入側連 f。在此，第二緩衝器460之驅動性能設計成比第一緩衝 器4 5 〇之驅動性能大。第二緩衝器4 6 0之控制信號1 5 0和基 座1 1 4連接。 在另一方之晶片1 〇 2 2，5 0 1係内部電路，4 1 1係内部電 路5 01之輸入用緩衝器。2〇1係基座，在晶片上形成，連接 輸入用緩衝器411之輸入端。2 0 2、203、2〇5係内部電路 5 0 1之別的輸出入（為了簡祀而省略）所需之基座。包括第
1221192 五、發明說明（20) 一基座2 1 1，和晶片1 0 1 2連接；及第二基座2 1 2，在晶圓測 試和探測頭連接。在第一基座2 1 1連接第一緩衝器4 5 1之輸 出側，在第二基座2 1 2連接第二緩衝器4 6 1之輸出側。又， 第一緩衝器4 5 1之輸出側和第二緩衝器4 6 1之輸入側連接。 在此，第二緩衝器4 6 1之驅動性能設計成比第一緩衝器4 5 1 之驅動性能大。第二緩衝器4 6 1之控制信號1 5 1和基座2 1 4 連接。兩晶片1 0 1 2、1 0 2 2包括用以交換資料之連接構造。 即，各自利用線7 1 1、7 1 2連接基座1 〇 1和2 1 1之間及基座 1 1 1和2 0 1之間。因而，晶片1 〇丨2之緩衝器4 5 0之輸出經由 基座111、201驅動晶片1〇22，又，晶片1022之緩衝器451 之輸出經由基座2 1 1、1 〇 1驅動晶片！ 〇 i 2。6 0 1〜6 0 6係應用 於晶片1012之MCP1 00 6之外部端子，利用線7〇3〜708各自和 基座102、103、105連接。6Π〜616係應用於晶片1022之 MCP 1 0 0 6之外部端子，利用線723〜7 28各自和基座202、 203、205連接。在晶片ι〇12之第二基座112及在晶片1〇22 之基座2 1 2不接線，設為斷路狀態。又，在晶片丨〇丨2之和 第二緩衝器460之控制信號丨50連接之基座114及在晶片 1 0 22之和第二緩衝器461之控制信號151連接之基座214利 用線714、734和外部端子608、618連接。 ^在，為MCP1 006組裝之狀態，在晶片1 〇 1 2，用驅動性 月匕】之第緩衝态向第一基座111輸出自内部電路500 輸出之信號。該信號經由線712傳給晶片1〇22之基座2〇1， 以=入用，衝器411向内部電路5〇1傳送。該信號輸入驅動 性能大之第二緩衝器46〇，但是因第二緩衝器46〇在組裝
1221192 五、發明說明（21) 為^ 〇^6七後不」吏用，自外部端子608依據控制信號150控制 雷 '狀悲，和其輪出連接之基座1 12固定為” Η，，或，，L，， 〇 - ^.^ 1 022 , 501 、之第一緩衝器451向第一基座2 11輸出自内部電路 輸出之信號:該信號經由線71丨傳給晶片丨〇1 2之基座 入疏^輸人用緩衝器4 Η向内部電路5G G傳送。該信號輸 / 性能大之第二緩衝器46!，但是因第二緩衝器461在 j^iCPi〇〇6後不使用，自外部端子618依據控制信號i5i ·,控制為不動作狀態，和其輸出連接之基座212固定為”H”或 L電位，或者變成高阻抗狀態。 如上述所不’若依據本實施例6，在以？1〇〇6之狀態， 用驅動性此小之第一緩衝器4 5 〇及4 5 i各自驅動別的半導體 哀置1 022及1012，連接驅動性能大之第二緩衝器46〇及461 之基座1 12及212係斷路狀態。又，因第二緩衝器46〇及461 自外部端子608及外部端子618依據控制信號15〇及151各自 控制為不動作狀恶，得到抑制雜訊發生及動作時耗電流增 大之效果。又，用驅動性能最適合Mcp之輸出用緩衝器可 構fMCP 1 0 0 6。此外，藉著將和第二緩衝器46〇及461之控 制L號1 50及1 51連接之基座丨14及2 14各自和外部端子6〇8 及6 1 8連接，在封裝後也可自外部容易的控制第二緩衝器 4 6 0及4 6 1之動作狀態/不動作狀態。 此外’在此’在為了彼此互相交換資料而多晶片化之 例子上，在MCP1 006裝載之晶片1012及1 022係包括不同之 功能之型式，但是都以相當於在上述之實施例5所說明之
第26頁 1221192 五、發明說明（22) 晶片之情況說明’而在為了只是自一方之晶片供給另一方 之晶片資料而多晶片化之情況，即在設為圖丨2所示之構造 之情況也可適用，包括相同之效果。 此外，在此’在為了彼此互相交換資料而多晶片化之 例子上，在MCP1 006裝載之晶片1〇1 2及1〇22係包括不同之 功能之型式，但是都對於相當於在上述之實施例5所說明 之晶片的，以將和第二緩衝器46〇及461之控制信號15〇及 151連接之基座114及2 14各自和外部端子60 8及618連接之 例子說明，但是和外部端子連接的係任一方都可，包括 同之效果。 此外，在上述之本發明之各實施例，以利用線組穿 例、，但是替代的利用突起連接也可。又，舉例表示2晶〜片 構造之MCP，但是在以2個以上之多晶片構成之情況也曰可。 發明之效果 ^ — i 試和名 該別白 驅動， 和第二 為動十 緩衝 大之| 發生2 如以上所示，若依據本發明，因在構造上包括 座，和別的半導體裝置連接；第二基座，在晶圓測 則頭連接，第一緩衝器，驅動和該第一基座連接之 半導體裝置；以及第二緩衝器，利用該第一緩衝器 ^用比該第一緩衝器之驅動性能大之驅動性能驅^ 土 ^連接之測試器之負載容量，依據控制信號控制 ，恶/不動作狀態；在組裝後，以驅動性能小之第一 态，動別的半導體裝置，在晶圓測試，以驅動性能 一緩衝器可驅動測試器之負載容量，包括抑制雜^
21〇3-5392-PF(Nl).ptd 第27頁 1221192 五、發明說明（23) 動作時之耗電流之效果，尤其在一般使用時包括抑制在緩 衝器内之耗電力之效果。 若依據本發明，因在構造上使第二基座之尺寸比第一 基座之尺寸小，包括可縮小晶片尺寸之效果。 若依據本發明，因在構造上包括供給控制第二緩衝器 之動作狀態/不動作狀態之控制信號之基座，包括自外部 可容易的控制第二緩衝器之動作狀態/不動作狀態之效 果。
2103-5392-PF(Nl).ptd 第28頁 1221192 圖式簡單說明 圖1係表示在本發明之實施例1之多晶片封裝裝載之晶 片之概略構造之方塊圖。 圖2 ( a )〜（b)係表示實施例1之第二緩衝器之構造之電 路圖。 圖3係表示在實施例2之多晶片封裝裝載之晶片之概略 構造之方塊圖。 圖4係表示實施例3之多晶片封裝之内部構造之概略之 方塊圖。 圖5係表示實施例3之別的多晶片封裝之内部構造之概 略之方塊圖。 圖6係表示實施例3之另外之多晶片封裝之内部構造之 概略之方塊圖。 圖7係表示實施例3之另外之多晶片封裝之内部構造之 概略之方塊圖。 圖8係表示實施例4之多晶片封裝之内部構造之概略之 方塊圖。 圖9係表示實施例4之別的多晶片封裝之内部構造之概 略之方塊圖。 圖1 0係表示在實施例5之多晶片封裝裝載之晶片之概 略構造之方塊圖。 圖1 1係表示實施例6之多晶片封裝之内部構造之概略 之方塊圖。 圖1 2係表示實施例6之別的多晶片封裝之内部構造之 概略之方塊圖。
2103-5392-PF(Nl).ptd 第29頁 1221192 圖式簡單說明 圖1 3係表示以往之多晶片封裝之内部構造之概略之方 塊圖。 圖1 4係表示以往之輸出用緩衝器之構造之電路圖。 符號說明 101 〜105、114、201 〜2 0 5 基座 1 1 1、21 1第一基座 1 12、212 第二基座 122、123、126、127、446 P 通道型電晶體 124、125、128、129、447 N 通道型電晶體 1 3 0 電源電位 131 GND電位 140 AND電路 1 5 0、1 5 1 控制信號 1 6 0 輸入信號 410、411、420 輸入用緩衝器 43 0、440、441 輸出用緩衝器 443 —般使用之驅動器 444 性能調整用驅動器 4 5 0、4 5 1 第一緩衝器 4 6 0 第二緩衝器 5 0 0 内部電路 ， 6 0 1〜6 0 8、6 11〜6 1 8 外部端子 701 〜70 8、712、713、714、72 3 〜728、733、734 線
2103-5392-PF(Nl).ptd 第30頁 1221192
2103-5392-PF(Nl).ptd
第31頁

Claims (1)

  1. /、 γ靖專利範圍 一種半導體裝置，包括·· ^ =基座，和別的半導體裝置連接； 基座’在晶圓測試和探測頭連接· "第'緩衝器，驅動和該第一基座；；之节… 裝置；以及 咬佼 < 忒別的半導體 淫1ί 一緩衝器，利用該第一緩衝器驅動，刹田α上 ::、之驅動性能大之驅動性能驅该第— 试态之負鸯交旦 _ t. 乐一基座連接夕、丨 狀態。、載…依據控制信號控制為動作狀態/不動之： 2广如申請專利範圍第i項之半導體裝 一基座之尺寸比第一基座之尺寸小。 /、中，使第 3 ·如申凊專利範圍第1或2項之半導雕 .t/ 接供給弟二緩衝器將第二緩彳备哭^其中，包 悲/不動作狀態之控制信號。 、友衝益控制成動作狀 4· 一種多晶片封裝，在至少包 之多晶片封裝，其特徵為·· 晶片和第二晶片 該第一晶片包括 ，一基座，和該第二晶片連接； 第二基座，在晶圓測試和探測 第-緩衝器，和該第一基座連接連：說 以及第二緩衝器，包括比該第一 p :動该第二晶片； 之驅動性能，Μ用該第-緩衝器驅動戍：器之驅動性能大 動和該第二基座連接之測試器之負丄曰該晶圓測試時驅 該第二緩衝器，依據控制信號，^量； U '亥晶圓測試時控制 1221192 六、申請專利範圍 成動作狀態，在該多晶片封裝之一般動作時控制成不動作 狀態。 5.如申請專利範圍第4項之多晶片封裝，其中，使第 二基座之尺寸比第一基座之尺寸小。 6 ·如申請專利範圍第4或5項之多晶片封裝，其中，包 括基座，直接供給第二緩衝器將第二緩衝器控制成動作狀 態/不動作狀態之控制信號。 7. 如申請專利範圍第4或5項之多晶片封裝，其中，該 第二晶片包括和第一晶片一樣之構造，在這些晶片之間交 換資料。 8. 如申請專利範圍第4或5項之多晶片封裝，其中，該 第二晶片包括和第一晶片不同之構造，自該第一晶片只供 給該第二晶片資料。
    2103-5392-PF(Nl).ptd 第33頁
TW91136688A 2002-07-29 2002-12-19 Semiconductor device downsizing its built-in driver TWI221192B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002220079A JP2004061299A (ja) 2002-07-29 2002-07-29 半導体装置

Publications (2)

Publication Number Publication Date
TW200401897A TW200401897A (en) 2004-02-01
TWI221192B true TWI221192B (en) 2004-09-21

Family

ID=30437669

Family Applications (1)

Application Number Title Priority Date Filing Date
TW91136688A TWI221192B (en) 2002-07-29 2002-12-19 Semiconductor device downsizing its built-in driver

Country Status (6)

Country Link
US (1) US6756803B2 (zh)
JP (1) JP2004061299A (zh)
KR (1) KR100553397B1 (zh)
CN (1) CN1235279C (zh)
DE (1) DE10309598A1 (zh)
TW (1) TWI221192B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7444575B2 (en) * 2000-09-21 2008-10-28 Inapac Technology, Inc. Architecture and method for testing of an integrated circuit device
US7006940B1 (en) * 2002-11-27 2006-02-28 Inapac Technology, Inc. Set up for a first integrated circuit chip to allow for testing of a co-packaged second integrated circuit chip
US8286046B2 (en) 2001-09-28 2012-10-09 Rambus Inc. Integrated circuit testing module including signal shaping interface
US8001439B2 (en) 2001-09-28 2011-08-16 Rambus Inc. Integrated circuit testing module including signal shaping interface
US8166361B2 (en) * 2001-09-28 2012-04-24 Rambus Inc. Integrated circuit testing module configured for set-up and hold time testing
US7313740B2 (en) * 2002-07-25 2007-12-25 Inapac Technology, Inc. Internally generating patterns for testing in an integrated circuit device
US8063650B2 (en) 2002-11-27 2011-11-22 Rambus Inc. Testing fuse configurations in semiconductor devices
KR100596776B1 (ko) * 2004-01-08 2006-07-04 주식회사 하이닉스반도체 멀티 칩 어셈블리 및 이의 구동 방법
JP2005209239A (ja) * 2004-01-20 2005-08-04 Nec Electronics Corp 半導体集積回路装置
JP4521611B2 (ja) * 2004-04-09 2010-08-11 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP4673652B2 (ja) * 2005-03-29 2011-04-20 富士通セミコンダクター株式会社 半導体装置の試験方法及び半導体装置
US7779311B2 (en) * 2005-10-24 2010-08-17 Rambus Inc. Testing and recovery in a multilayer device
US7843206B2 (en) * 2006-02-23 2010-11-30 Panasonic Corporation Semiconductor integrated circuit and method for inspecting same
JP5120868B2 (ja) * 2006-07-13 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
US7466603B2 (en) 2006-10-03 2008-12-16 Inapac Technology, Inc. Memory accessing circuit system
US7561027B2 (en) * 2006-10-26 2009-07-14 Hewlett-Packard Development Company, L.P. Sensing device
US7589548B2 (en) * 2007-02-22 2009-09-15 Teradyne, Inc. Design-for-test micro probe
US7724023B1 (en) * 2009-05-11 2010-05-25 Agere Systems Inc. Circuit apparatus including removable bond pad extension
EP2372379B1 (en) 2010-03-26 2013-01-23 Imec Test access architecture for TSV-based 3D stacked ICS
JP6428210B2 (ja) * 2014-12-02 2018-11-28 富士通株式会社 半導体装置および半導体装置の試験方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07303030A (ja) 1994-05-02 1995-11-14 Hitachi Ltd 半導体集積回路
US6304098B1 (en) * 2000-03-14 2001-10-16 Sun Microsystems, Inc. Method and apparatus for reducing noise in communication channels having a shared reference signal
JP2001294539A (ja) 2000-04-13 2001-10-23 Tosoh Corp 有機ハロゲン化合物の脱ハロゲン化処理法
US6515501B2 (en) * 2001-06-01 2003-02-04 Sun Microsystems, Inc. Signal buffers for printed circuit boards

Also Published As

Publication number Publication date
US6756803B2 (en) 2004-06-29
JP2004061299A (ja) 2004-02-26
CN1472885A (zh) 2004-02-04
DE10309598A1 (de) 2004-02-26
KR100553397B1 (ko) 2006-02-16
KR20040011337A (ko) 2004-02-05
CN1235279C (zh) 2006-01-04
TW200401897A (en) 2004-02-01
US20040027150A1 (en) 2004-02-12

Similar Documents

Publication Publication Date Title
TWI221192B (en) Semiconductor device downsizing its built-in driver
TWI750546B (zh) 具有處理器和靜態隨機存取記憶體的接合半導體裝置及其形成方法
JP4803930B2 (ja) 半導体集積回路およびマルチチップパッケージ
US7834350B2 (en) Semiconductor device with test pads and pad connection unit
JP2000223652A (ja) 半導体チップおよびマルチチップ型半導体装置
KR20050046091A (ko) 이중 스택된 ｂｇａ 패키지 및 다중 스택된 ｂｇａ 패키지
JP2003249622A (ja) スタック化フリップ・チップ・パッケージの配電設計方法
JPH1041458A (ja) バッファ回路用のサポート・チップを備えた半導体パッケージ
US20120054422A1 (en) Wide Input/Output Memory with Low Density, Low Latency and High Density, High Latency Blocks
TW538519B (en) An integrated circuit including esd circuits for a multi-chip module and a method therefor
US20020033526A1 (en) Multichip module
TW200406906A (en) Electronic circuit apparatus and integrated circuit device
US20100071854A1 (en) Apparatus and method of manufacturing a semiconductor package
KR100594142B1 (ko) 분리된 전원 링을 가지는 저전력 반도체 칩과 그 제조 및제어방법
WO2022238798A1 (ja) 半導体装置
KR20080068346A (ko) 반도체 장치의 멀티패드구조 및 구성방법
JP3846777B2 (ja) ボールグリッドアレイパッケージ
JP3718370B2 (ja) マルチチップ型半導体装置
TW202411986A (zh) 具有用於從不同電源提供的操作電壓中選擇目標操作電壓的晶粒上電源開關的半導體晶粒
US20050001300A1 (en) Semiconductor package having multiple embedded chips
US20230112669A1 (en) Semiconductor integrated circuit
ITRM20000671A1 (it) Sistema di integrazione di dispositivi di memoria e logici.
JPH0964269A (ja) マルチチップモジュール
DOERING System-on-chip integration
JP2011210954A (ja) 半導体装置