CN1235279C - 使内置驱动器小型化的半导体装置 - Google Patents

使内置驱动器小型化的半导体装置 Download PDF

Info

Publication number
CN1235279C
CN1235279C CNB031072216A CN03107221A CN1235279C CN 1235279 C CN1235279 C CN 1235279C CN B031072216 A CNB031072216 A CN B031072216A CN 03107221 A CN03107221 A CN 03107221A CN 1235279 C CN1235279 C CN 1235279C
Authority
CN
China
Prior art keywords
buffer
pad
semiconductor device
chip
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031072216A
Other languages
English (en)
Other versions
CN1472885A (zh
Inventor
三浦学
畠中真
山下武一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1472885A publication Critical patent/CN1472885A/zh
Application granted granted Critical
Publication of CN1235279C publication Critical patent/CN1235279C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

可以获得一种能够获得晶片测试时所要求的驱动功率，并且能够防止正常动作时发生驱动噪声和抑制消费电流并驱动其他半导体装置的驱动尺寸。具有与多芯片封装内的其他半导体装置连接的第1焊盘；晶片测试时通过探针连接的第2焊盘；驱动与第1焊盘连接的其他半导体装置的第1缓冲器；受第1缓冲器驱动、以比第1缓冲器的驱动功率还大的驱动功率驱动连接在第2焊盘的测试机的负荷容量、受外部提供的控制信号控制而处于导通/截止状态的第2缓冲器。

Description

使内置驱动器小型化的半导体装置
技术领域
本发明关于将多个半导体装置芯片进行组合并安装，并且为进行数据交换而将各芯片之间进行布线来整和成一个半导体封装整体，即多芯片封装的半导体装置。
背景技术
近年来，在象移动电话那样要求小型化和多功能化的电子设备中，作为满足设备厂商需求的半导体制品，单一封装的多芯片封装(以下，记为MCP)的使用正在增加，该单一封装的多芯片封装是组合并层叠逻辑电路和存储器、数字和模拟、闪存和SROM等LSI，它们之间通过以引线结合方式等进行布线而形成的。
图13是表示现有的组合了2个芯片(半导体装置)的多芯片封装之内部结构概要的方框图。图中，1100表示MCP，1110和1120是构成共同安装于MCP1100上的半导体装置的芯片，一般情况下，两者是具有不同类型功能的芯片，但有时他们也属于同一类型的芯片。两者均是为了实现将数据从一个芯片传送到另一芯片或相互之间进行数据交换而被组装到多芯片结构中。
在芯片1110中，500为内部电路、410，420为内部电路500的输入缓冲器、430，440为输出缓冲器。101～104为形成于芯片上且并与输入缓冲器410、420的输入端及输出缓冲器430、440的输出端分别连接的焊盘。105为用于进行内部电路500的其他输入输出(为简便起见予以省略)的焊盘。在另一芯片1120中，501为内部电路、411为内部电路501的输入缓冲器、441为输出缓冲器。201为形成于芯片上且与输入缓冲器411的输入端连接的焊盘。202，203，205为用于进行内部电路501的其他输入输出(为简便起见予以省略)的焊盘。两芯片1110，1120具有用于交换数据的连接结构。亦即，焊盘101和204之间、焊盘104和201之间分别借助于金属线701，702实现连接。由此，芯片1110的缓冲器440的输出经由焊盘104，201来驱动芯片1120，此外，经由焊盘204，101，芯片1120缓冲器441的输出传送到芯片1110的内部电路500。601～606为适用于芯片1110的MCP1100的外部端子，且借助于金属线703～708分别于各焊盘102，103，105连接。611～616为适用于芯片1120的MCP1100的外部端子，且借助于金属线723～728分别于各焊盘202，203，205连接。
一般来说，安装于MCP的半导体装置的输入输出端子及输出端子，即焊盘，大体区分为两种：组装后(将MCP安装在电子设备上使用的状态)作为外部输入输出端子及输出端子使用的端子；用于在组装后仅在共同安装于MCP的其他半导体装置之间进行输入输出信号的端子。
关于后者的用途在该申请人所申请的日本专利申请2001-294539上已作记载，但这种情形下，描述了如图13所示的具有利用控制信号150来控制输出缓冲器440的输出驱动功率的结构。该输出缓冲器440的电路结构如图14所示。
在图14中，443为正常使用驱动器、444为功率调整用驱动器。来自图13的内部电路500的信号作为输入信号160提供给该输出缓冲器440，其输出出现在输出焊盘104。在晶片测试时通过将控制信号150设置为“H”来启动功率调整用驱动器444。因此，输出缓冲器440能够增大驱动功率，以致于能够驱动测试机的大负荷容量。另外，在组装后的正常使用状态，通过将控制信号150设置为“L”以便切断功率调整用驱动器444。于是，组装后，为了仅驱动共同安装于MCP1100上的另一半导体装置，即图13中芯片1120，输出缓冲器440可以减小驱动功率。输出缓冲器440如上所述根据使用状况切换驱动功率，这样，在正常使用时，由于能够以较小的驱动功率驱动MCP1100内的芯片之间布线，因此可以防止动作时发生带来影响的驱动噪声以及动作时消费电流的增大。
由于现有MCP具有上述结构，只要仅驱动安装于组装后的MCP上的其他半导体装置即可，在这种情况下，输出缓冲器440只用正常使用的驱动器443来驱动。此时，正常使用驱动器443必须保持驱动构成功率调整用驱动器444的P沟道晶体管446和N沟道晶体管447的漏电容。也就是说，即便采用减小驱动功率以便驱动其他半导体装置来实施控制，也必须采用较小的驱动器同时持续驱动截止状态的功率调整用驱动器444的漏电容。正因为如此，正常使用驱动器443的尺寸也要考虑驱动截止状态的功率调整用驱动器444的漏电容来决定，因而需选择较大的尺寸，导致其消费电流增加。
再有，实现安装在MCP上的半导体装置、及使用该半导体装置的MCP时，在为驱动利用现有技术的其他半导体装置而设置的结构中，由于形成了输出缓冲器的电路配置，所以不能将驱动器尺寸限制到很小，并且对于产生噪音及动作时消费电流的防范措施是有限度的，它防碍了MCP产品的最优化，其中，输出缓冲器需要正常使用驱动器443的驱动功率，正常使用驱动器443考虑了驱动截止状态下的功率调整用驱动器444的漏电容。
发明内容
本发明是为解决上述问题而设计的，其目的是获得一种具有能够获得在晶片测试时所要求的驱动功率、而且能够防止正常动作时带来影响的驱动器噪音的发生和抑制消费电流并能够驱动共同安装的其他半导体装置之驱动尺寸的半导体装置。
本发明的半导体装置具有与其他半导体装置连接的第1焊盘、在晶片测试中进行探针连接的第2焊盘、驱动与第1焊盘连接的上述其他半导体装置的第1缓冲器、由第1缓冲器驱动，以大于第1缓冲器功率的驱动功率驱动连接在第2焊盘上的测试机的负荷容量且受控制信号控制而处于动作状态/非动作状态的第2缓冲器。
本发明的半导体装置是一种第2焊盘尺寸比第1焊盘尺寸还小的装置。
本发明的半导体装置具有将控制第2缓冲器为动作/非动作状态的控制信号直接提供给第2缓冲器的焊盘。
本发明的半导体装置，作为第1半导体装置的上述半导体装置与第2半导体装置被多芯片封装；
根据控制信号，在晶片测试时，第2缓冲器被控制于动作状态，在上述第1半导体装置和上述第2半导体装置的通常动作时，上述第2缓冲器被控制于非动作状态。
本发明的半导体装置，其特征是，第2焊盘的尺寸比第1焊盘尺寸还小。
本发明的半导体装置，具有将控制第2缓冲器为动作/非动作状态的控制信号直接提供给第2缓冲器的焊盘。
本发明的半导体装置，上述第2半导体装置是具有与上述第1半导体装置相同功能的类型，并且在上述第1半导体装置和上述第2半导体装置之间进行数据交换。
本发明的半导体装置，上述第2半导体装置是具有与上述第1半导体装置不同功能的类型，并且数据从上述第1半导体装置只供给上述第2半导体装置。
附图说明
图1是表示安装于本发明实施形态1的多芯片封装的芯片概要结构之方框图。
图2是表示同一实施形态1的第2缓冲器结构的电路图。
图3是表示安装于本发明同一实施形态2的多芯片封装的芯片概要结构之方框图。
图4是表示安装于本发明同一实施形态3的多芯片封装的内部结构概要之方框图。
图5是表示安装于本发明同一实施形态3的其他多芯片封装的内部结构概要之方框图。
图6是表示安装于本发明同一实施形态3的其他多芯片封装的内部结构概要之方框图。
图7是表示安装于本发明同一实施形态3的其他多芯片封装的内部结构概要之方框图。
图8是表示安装于本发明同一实施形态4的多芯片封装的内部结构概要之方框图。
图9是表示安装于本发明同一实施形态4的其他多芯片封装的内部结构概要之方框图。
图10是表示安装于本发明同一实施形态5的多芯片封装的芯片概要结构之方框图。
图11是表示安装于本发明同一实施形态6的多芯片封装的内部结构概要之方框图。
图12是表示安装于本发明同一实施形态6的其他多芯片封装的内部结构概要之方框图。
图13是表示现有的多芯片封装的内部结构概要之方框图。
图14是表示现有的输出缓冲器结构的电路图。
具体实施方式
以下，说明本发明的一个实施形态。
实施形态1
图1是表示安装于本发明之实施形态1的多芯片封装的芯片(半导体装置)概要结构的方框图。1010是芯片(半导体装置)。在芯片1010中，500是内部电路，410、420是内部电路500的输入缓冲器，430是输出缓冲器。101～103是形成于芯片上且与输入缓冲器410、420的输入端及输出缓冲器430输出端分别连接的焊盘。105是用于进行内部电路500的其他输入输出(为简便起见予以省略)的焊盘。
芯片1010是安装在MCP的半导体装置，具有与其他半导体连接的第1焊盘111和在晶片测试中进行探针连接的第2焊盘112。第1缓冲器450输出端与第1焊盘111连接，第2缓冲器460的输出端与第2焊盘112连接。另外，第1缓冲器450的输出端与第2缓冲器460的输入端连接。这里，第2缓冲器460的驱动功率被设计成比第1缓冲器450的驱动功率设定得还大。
芯片1010中，在组装后，使用与驱动功率较小的第1缓冲器450连接的第1焊盘111，并且，在晶片测试中，使用与驱动功率较大的第2缓冲器460连接的焊盘112。这样，与以往相比，在晶片测试中通过对与驱动功率较大的第2缓冲器460连接的第2焊盘112进行检测，即可实现充分驱动测试机的负荷容量。另一方面，在组装后，与以往例子相比，由于使用与驱动功率较小的第1缓冲器450连接的焊盘111来与其他芯片连接，所以也不会造成产生噪音及动作时消费电流增大的问题。第1缓冲器450的驱动功率能够小于以往的原因在于第1缓冲器450无需驱动以往的如图14所示的功率调整用驱动器444的漏电容。
图2是表示实施形态1所涉及的第2缓冲器460结构的电路图。图2(a)是时钟脉冲门方式的结构图，图2(b)是利用“与”门电路的结构图，通过在晶片状态和组装状态可以控制动作状态的控制信号150来控制是否应该向第2焊盘112输出输入信号160。
图2(a)的电路由下列部件构成：将输入信号160作为输入的P沟道晶体管123和N沟道晶体管124、将P沟道晶体管123和N沟道晶体管124的漏极作为输入的P沟道晶体管127和N沟道晶体管128、在控制信号150控制下进行导通和截止的N沟道晶体管125，129、反相器121、及以控制信号150的反信号进行导通和截止的P沟道晶体管122，126。
在受控制信号150作用而进行导通和截止的N沟道晶体管125，129的源极均提供了GND电位131。N沟道晶体管124的源极电位提供给N沟道晶体管125的漏极，而N沟道晶体管128的源极电位提供给N沟道晶体管129的漏极。另外，受控制信号150的反信号控制而进行导通、截止的P沟道晶体管122和126的源极被提供了电源电位130，在P沟道晶体管122的漏极提供了P沟道晶体管123的源极电位，在P沟道晶体管126的漏极提供了P沟道晶体管127的源极电位。输入信号160自P沟道晶体管123和N沟道晶体管124的漏极输出并传送到P沟道晶体管127和N沟道晶体管128。从P沟道晶体管127和N沟道晶体管128的漏极读出输出，并出现在第2焊盘112。
在晶片测试中，为将第2缓冲器460设置为动作状态，将控制信号150设置为“H”。这样，N沟道晶体管125，129和受控制信号150的反信号控制而进行导通、截止的P沟道晶体管122，126均变为导通状态，输入信号160被传送至第2焊盘112。
另一方面，在组装后，为将第2缓冲器460设置为非动作状态，而将控制信号设置为“L”。于是，N沟道晶体管125，129和受控制信号150的反信号控制而进行导通、截止的P沟道晶体管122，126均变为截止状态，输入信号160将不被传送至第2焊盘112。
另外，第2缓冲器460在图2(b)中，按如下方式构成：在“与”门电路140中将输入信号160和控制信号150进行“与”操作，其输出出现在第2焊盘112。
在晶片测试中，由于处于动作状态，所以一旦将控制信号150设置为“H”则输入信号160即通过“与”门电路140传送到第2焊盘112。另一方面，在组装后，由于处于非动作状态，所以一旦将控制信号150设置为“L”则“与”门电路140不受输入信号160的影响输出固定为“L”，并且不会将输入信号160传送至第2焊盘112。
一般情况下，控制信号150必要时从外部提供，但在芯片结构上，有时可以内部设置。
如上所述，第2缓冲器460能够控制其动作状态/非动作状态，由此，在晶片测试后，通过将其设置为非动作状态，即可实现低消费功率和防止噪声发生，从而实现MCP产品的最优化。
如上所述，根据该实施形态1，芯片(半导体装置)1010具有与共同安装于MCP的其他半导体装置连接的第1焊盘111、在晶片测试中进行探针连接的第2焊盘112、驱动与第1焊盘111连接的其他半导体装置的第1缓冲器450、受第1缓冲器450驱动且以大于第1缓冲器450的驱动功率驱动连接在第2焊盘112的测试机的负荷容量的，受控制信号150控制而处于动作状态/非动作状态的第2缓冲器460，因此，组装后，用驱动功率小的第1缓冲器450驱动其他半导体装置，在晶片测试中，由于可以采用驱动功率较大的第2缓冲器460驱动测试机的负荷容量，所以可以取得抑制噪声发生和动作时消费电流增大的效果。
实施形态2
图3是表示该发明实施形态2的安装于多芯片封装上的芯片(半导体装置)的概要结构之方框图。图中，在芯片1011中，500是内部电路，410、420是内部电路500的输入缓冲器，430是输出缓冲器。101～103是形成于芯片上且与输入缓冲器410、420的输入端及输出缓冲器430的输出端分别连接的焊盘。105是用于进行内部电路105的其他输入输出(为简便起见予以省略)的焊盘。
芯片1011是安装在MCP上的半导体装置，具有与其他半导体装置连接的第1焊盘111和晶片测试中进行探针连接的第2焊盘113。在第1焊盘111上连接有第1缓冲器450的输出侧，在第2焊盘113上连接有第2缓冲器460的输出侧。再有，第1缓冲器450的输出侧与第2缓冲器460的输入侧连接。这里，第2缓冲器460的驱动功率被设计成比第1缓冲器450的驱动功率设置得还大。
在此，与实施形态1的不同点在于第2焊盘113的尺寸设计得比第1焊盘111小。第1焊盘111在组装时，进行接线需要足够的焊盘尺寸，但是，第2焊盘113只要满足晶片测试的探针所需的焊盘尺寸即可。
如上所述，根据第2实施形态，芯片1011具有与共同安装于MCP的其他半导体装置连接的第1焊盘111、在晶片测试中进行探针连接的第2焊盘113、驱动与第1焊盘111连接的其他半导体装置的第1缓冲器450、受第1缓冲器450驱动且以大于第1缓冲器450的驱动功率驱动连接在第2焊盘113的测试机的负荷容量的，受控制信号150控制而处于动作状态/非动作状态的第2缓冲器460，因而，组装后，用驱动功率小的第1缓冲器450驱动其他半导体装置，在晶片测试中，由于可以采用驱动功率较大的第2缓冲器460驱动测试机的负荷容量，所以可以取得抑制噪声发生和动作时消费电流增大的效果。而且，通过将第1焊盘113的尺寸做得比第2焊盘111的尺寸还小，从而可以取得缩小芯片尺寸的效果。
实施形态3
图4是表示该发明实施形态3的多芯片封装的内部结构之方框图。图中，1000表示MCP，1010和1020是构成共同安装MCP1000上的半导体装置的芯片，一般来讲，两者是具有不同类型功能的芯片，但有时可以认为它们是相同类型。无论哪一种情况MCP都是为了从一块芯片向另一块芯片提供数据或互相交换数据而采用了多芯片的结构。在此，作为为了实现相互交换数据而采用了多芯片结构的例子，安装于MCP1000上的芯片1010和1020是具有不同功能的类型，下面以相当于上述实施形态1所说明的芯片的情形来对它们加以说明。
在芯片1010中，500是内部电路，410、420是内部电路500的输入缓冲器，430是输出缓冲器，101～103是形成于芯片上且与输入缓冲器410、420的输入端及输出缓冲器430的输出端分别连接的焊盘。105是用于进行内部电路105的其他输入输出(为简便起见予以省略)的焊盘。芯片1010具有与另一芯片1020连接的第1焊盘111和晶片测试中进行探针连接的第2焊盘112。在第1焊盘111上连接有第1缓冲器450的输出侧，在第2焊盘112上连接有第2缓冲器460的输出侧。再有，第1缓冲器450的输出侧与第2缓冲器460的输入侧连接。这里，第2缓冲器460的驱动功率被设计成比第1缓冲器450的驱动功率设置得还大。
在另一芯片1020中，501是内部电路，411是内部电路501的输入缓冲器。201是形成于芯片上且与输入缓冲器411的输入端连接的焊盘。202、203、205是用于内部电路501的其他输入输出(为简便起见予以省略)的焊盘。芯片1020具有与芯片1010连接的第1焊盘211和晶片测试中进行探针连接的第2焊盘212。在第1焊盘211上连接有第1缓冲器451的输出侧，在第2焊盘212上连接有第2缓冲器461的输出侧。再有，第1缓冲器451的输出侧与第2缓冲器461的输入侧连接。这里，第2缓冲器461的驱动功率被设计成比第1缓冲器451的驱动功率设置得还大。
两芯片1010和1020具有用于交换数据的连接结构。即，焊盘101和211之间、焊盘111和201之间分别通过金属线711和712连接。这样，芯片1010的缓冲器450的输出经由焊盘111和201驱动芯片1020，此外，芯片1020的缓冲器451的输出经由211和101驱动芯片1010。601～606是适用于芯片1010的MCP1000的外部端子，并通过金属线703～708分别与焊盘102、103、105连接。611～616是适用于芯片1020的MCP外部端子，并通过金属线723～728分别与焊盘202、203、205分别连接。芯片1010的第2焊盘112及芯片1020的焊盘212并不进行布线而是处于开路状态。
在MCP1000被组装后的状态下，在芯片1010中，自内部电路500输出的信号通过驱动功率较小的第1缓冲器450被输出至第1焊盘111。该信号经由金属线712传送到芯片1020的焊盘201，通过输入缓冲器411传送到内部电路501。该信号输入到驱动功率较大的第2缓冲器460，但MCP被1000组装后，第2缓冲器460由于不使用而被控制信号150控制为非动作状态，并且连接其输出的焊盘112被固定为“H”或“L”电位或成为高阻抗状态。同样，在芯片1020中，自内部电路501输出的信号在驱动功率较小的第1缓冲器451中被输出至第1焊盘211。该信号经由金属线711传送至芯片1010的焊盘101，并通过输入缓冲器410传送到内部电路500。该信号被输入到驱动功率较大的第2缓冲器461，但MCP1000被组装后，第2缓冲器461由于不使用而被控制信号151控制为非动作状态，并且连接其输出的焊盘212被固定为“H”或“L”电位或成为高阻抗状态。
如上所述，根据该实施形态3，在MCP1000被组装后的状态下，用驱动功率较小的第1缓冲器450和451分别驱动其他半导体装置1020和1010，与驱动功率较大的第2缓冲器460和461连接的焊盘112和212处于开路状态。再者，由于第2缓冲器460和461受控制信号150和151控制而分别处于非动作状态，所以可以获得抑制噪声发生和动作时消费电流增大的效果。另外，可以由最适合于MCP的驱动功率的输出缓冲器构成MCP1000。
再有，这里，作为为相互交换数据而采用多芯片结构的例子，安装于MCP1000上的芯片1010和1020是具有不同功能的类型，但以相当于上述实施形态1所说明的芯片的情形对它们进行了说明，但是对于仅仅从一个芯片向另一个芯片提供数据的情形，即如图5所示结构的情形也同样适用，并能取得同样的效果。
而且，在此，作为为相互交换数据而采用多芯片结构的例子，安装于MCP1000的芯片1010和1020是具有不同功能的类型，但以相当于上述实施形态1所说明的芯片的情形对它们进行了说明，但适用于相当于上述实施形态2的芯片的情形，即如图6所示结构的情形也能够取得同样效果。相当于上述实施形态2的芯片对于从一个芯片向另一芯片提供数据而采用了多芯片结构的情形，即如图7所示结构的情形依然适用，可获得同样的效果。
实施形态4
图8是表示实施形态4的多芯片封装的内部结构的概要之方框图。图中，1004表示MCP，1010和1020是构成共同安装于MCP1004的半导体装置的芯片，通常，两者是具有不同类型功能的芯片。但有时它们可以是相同类型的芯片。无论哪一种情况，MCP都是为了从一个芯片向另一芯片提供数据或相互交换数据而采用了多芯片结构。
在此，作为为相互交换数据而采用多芯片结构的例子，安装于MCP1004的芯片1010和1020是具有不同功能的类型，但下面以相当于上述实施形态1所说明的芯片的情形对它们进行了说明。
在芯片1010中，500是内部电路，410和420是内部电路500的输入缓冲器，430是输出缓冲器。101～103是形成于芯片上且与输入缓冲器410、420的输入端及输出缓冲器430的输出端分别连接的焊盘。105是用于进行内部电路500的其他输入输出(为简便起见予以省略)的焊盘。芯片1010具有与另一芯片1020连接的第1焊盘111和晶片测试中进行探针连接的第2焊盘112。第1缓冲器450的输出侧与第1焊盘111连接，第2缓冲器460的输出侧与第2焊盘112连接。再有，第1缓冲器450的输出侧与第2缓冲器460的输入侧连接。这里，第2缓冲器460的驱动功率被设计成比第1缓冲器450的驱动功率设置得还大。在另一芯片1020中，501是内部电路，411是内部电路501的输入缓冲器。201是形成于芯片上且与输入缓冲器411的输入端连接的焊盘。202、203、205是用于进行内部电路501的其他输入输出(为方便起见予以省略)的焊盘。
芯片1020具有与芯片1010连接的第1焊盘211和晶片测试中进行探针连接的第2焊盘212。第1缓冲器451的输出侧与第1焊盘211连接，第2缓冲器461的输出侧与第2焊盘212连接。另外，第1缓冲器451的输出侧与第2缓冲器461的输入侧连接。在此，第2缓冲器461的驱动功率被设计成比第1缓冲器451的驱动能力设置得还大。两芯片1010和1020具有用于进行数据交换的连接结构。也就是说，焊盘101和211之间或焊盘111和201之间分别通过金属线711和712连接。由此，芯片1010的缓冲器450的输出经由焊盘111和201驱动芯片1020，芯片1120的缓冲器451的输出经由焊盘211和101驱动芯片1010。601～606是适用于芯片1010的MCP1004的外部端子，并通过金属线703～708分别与焊盘102、103、105分别连接。611～616是适用于芯片1020的MCP1004的外部端子，并通过金属线723～728分别于焊盘202、203、205连接。芯片1010的第2焊盘112通过金属线713与外部端子607连接。芯片1020的焊盘212通过金属线733与外部端子617连接。
在MCP1004被组装后的状态下，芯片1010中，从内部电路500输出的信号通过驱动功率较小的第1缓冲器450输出至第1焊盘111。该信号经由金属线712传送到芯片1020的焊盘201，并通过输入缓冲器411传送到内部电路501。该信号被输入至驱动功率较大的第2缓冲器460，并从焊盘112经由金属线713传送至外部端子607。第2缓冲器460能够受控于该控制信号150而处于动作状态/非动作状态，所以按照用途，例如正常时，在非动作状态下与其输出连接的焊盘112及外部端子607被固定为“H”或“L”电位或处于高阻抗状态，测试芯片1010时，受第2缓冲器460的控制信号150作用而处于动作状态下，经由连接其输出的焊盘112，信号被传送到外部端子607。同样，芯片1020中，从内部电路501输出的信号通过驱动功率较小的第1缓冲器451被输出至第1焊盘211。该信号经由金属线711传送到芯片1010的焊盘101，并通过输入缓冲器410传送至内部电路500。该信号被输入到驱动功率较大的第2缓冲器461，并从焊盘212经由金属线733传送到外部端子617。第2缓冲器461可以受控于该控制信号151而处于动作状态/非动作状态，所以按照用途，例如正常时，在非动作状态下与其输出连接的焊盘212和外部端子627被固定为“H”或“L”电位或者处于高阻抗状态，芯片1020测试时，受第2缓冲器461的控制信号151控制而处于动作状态下，经由与其输出连接的焊盘212传送到外部端子617。
如上所述，根据该实施形态4，在MCP1004的状态下，以功率较小的第1缓冲器450及451分别驱动其他半导体装置1020和1010，与驱动功率较大的第2缓冲器460及461连接的焊盘112及212分别与外部端子607及617连接，第2缓冲器460及461能够受控制信号150及151的控制而处于非动作状态，故可以获得抑制噪声发生及动作时消费电流增大的效果。另外，由最适合于MCP的驱动功率之输出缓冲器构成MCP1004。并且，由于与驱动功率较大的第2缓冲器460及461连接的焊盘112和212分别与外部端子607及617连接，所以即使芯片被组装成MCP后亦可以使用第2缓冲器460和461。例如，第2缓冲器460及461能够受控制信号150和151的控制而分别处于动作状态/非动作状态，所以它们可以用于芯片1010和1020的测试。
再有，这里，作为为了相互交换数据而采用了多芯片结构的例子，安装于MCP1004的芯片1010和1020是具有不同功能的类型，但以相当于上述实施形态1所说明的芯片的情形对它们进行了说明，但是对于仅仅从一个芯片向另一个芯片提供数据的情形，即如图9所示结构的情形也同样适用，并能取得同样的效果。
而且，在此，作为为了相互交换数据而采用了多芯片结构的例子，安装于MCP1004的芯片1010和1020是具有不同功能的类型，但相当于上述实施形态1所说明的芯片的情形，以连接在第2缓冲器460和461的焊盘112及212分别于外部端子607及617连接为例进行了说明，但连接于外部端子的，无论是哪一个均能获得同样的效果。
实施形态5
图10是表示该本发明实施形态5的安装于多芯片封装的芯片(半导体装置)的概要结构之方框图。1012是芯片。在芯片1012中，500是内部电路，410和420是内部电路500的输入缓冲器，430是输出缓冲器。101～103是形成于芯片上且与输入缓冲器410、420的输入端及输出缓冲器430的输出端分别连接的焊盘。105是用于进行内部电路500的其他输入输出(为简便起见予以省略)的焊盘。芯片1012是安装于MCP的半导体装置，具有与其他半导体装置连接的第1焊盘111和晶片测试中进行探针连接的第2焊盘112。第1缓冲器450的输出侧连接在第1焊盘111上，第2缓冲器460的输出侧连接在第2焊盘112上，第1缓冲器450的输出侧连接在第2缓冲器460的输入侧。在此，第2缓冲器460的驱动功率被设计成比第1缓冲器450的驱动功率设置得还大。第2缓冲器460的控制信号150连接在焊盘114上。
与实施形态1的不同点在于：提供给第2缓冲器460的控制信号150是从焊盘114提供的。
如上述那样，根据该实施形态5，芯片1012具有与共同安装于MCP的其他半导体装置连接的第1焊盘111；晶片测试中进行探针连接的第2焊盘112；驱动连接在第1焊盘111的其他半导体装置的第1缓冲器450；受第1缓冲器450驱动的、以比第1缓冲器450的驱动功率大的驱动功率驱动与第2焊盘112连接的测试机的负荷容量且受可控的控制信号150控制而处于动作/非动作状态的第2缓冲器460，所以，组装后，用驱动功率较小的第1缓冲器450驱动其他半导体装置，在晶片测试中，由于可以用驱动功率较大的第2缓冲器460驱动测试机的负荷容量，所以能够抑制噪声发生及动作时消费电流的增大。而且，通过将第2缓冲器460的控制信号150与焊盘114连接，可以很容易地控制第2缓冲器460的动作状态/非动作状态。
实施形态6
图11是表示本发明实施形态6的多芯片封装的内部结构概要之方框图。图中，1006是MCP。1012和1022是构成共同安装于MCP1006的半导体装置的芯片，两者通常是具有不同类型功能的芯片，但有时可以认为它们是相同类型的芯片。无论哪一种情况，它们都是为了从一个芯片向另一芯片提供数据或相互交换数据而被组装到多芯片结构中。
在此，作为为了相互交换数据而采用了多芯片结构的例子，安装于MCP1006的芯片1012和1022是具有不同功能的类型，但以相当于上述实施形态5所说明的芯片的情形进行了说明。
在芯片1012中，500是内部电路，410和420是内部电路500的输入缓冲器，430是输出缓冲器。101～103是形成于芯片上且与输入缓冲器410和420的输入端及输出缓冲器430的输出端分别连接的焊盘。105是用于进行内部电路105的其他输入输出(为简便起见予以省略)的焊盘。芯片1012具有与另一芯片1022连接的第1焊盘111和晶片测试时进行探针连接的第2缓冲器112。第1缓冲器450的输出侧与第1焊盘111连接，第2缓冲器460的输出侧与第2焊盘112连接。此外，第1缓冲器450的输出侧与第2缓冲器460的输入侧连接。在此，第2缓冲器460的驱动功率被设计成比第1缓冲器450的驱动能力设置得还大。第2缓冲器460的控制信号150连接在焊盘114上。
在另一芯片1022中，501是内部电路，411是内部电路501的输入缓冲器。201是形成于芯片上且与输入缓冲器411的输入端连接的焊盘。202、203、205是用于进行内部电路501的其他输入输出(为简便起见予以省略)的焊盘。芯片1022具有与芯片1012连接的焊盘211和晶片测试时进行探针连接的第2焊盘212。第1缓冲器451的输出侧与第1焊盘211连接，第2缓冲器461的输出侧第1焊盘212连接。另外，第1缓冲器451的输出侧与第2缓冲器461的输入侧连接。这里，第2缓冲器461的驱动功率被设计成比第1缓冲器451的驱动功率设置得还大。第2缓冲器461的控制信号151与焊盘214连接。两芯片1012和1022具有用于交换数据的连接结构。即，焊盘101和211之间或焊盘111和201之间分别通过金属线711、712连接。这样，芯片1012的缓冲器450的输出经由焊盘111和201驱动芯片1022，或芯片1022的缓冲器451的输出经由焊盘211和101驱动1012。601～606是适用于芯片1012的MCP1006的外部端子，并通过金属线703～708分别与焊盘102、103、105连接。611～616是适用于芯片1022的MCP1006的外部端子，并通过金属线723～728分别与焊盘202、203、205连接。芯片1012的第2焊盘112及芯片1022的焊盘212并未进行布线而是处于开路状态。还有，与芯片1012的第2缓冲器的460的控制信号150连接的焊盘114及与芯片1022的第2缓冲器的461的控制信号151连接的焊盘214通过金属线714和734与外部端子608、618连接。
在MCP1006被组装后的状态下，在芯片1012中，自内部电路500输出的信号通过驱动功率较小的第1缓冲器450输入至焊盘111。该信号经由金属线712传送至芯片1022的焊盘201并通过输入缓冲器411传送到内部电路501。该信号被输入到驱动功率较大的第2缓冲器460，但是，由于在MCP1006被组装后的情形不使用第2缓冲器460，故从外部端子608受控于控制信号150而处于非动作状态，与其输出连接的焊盘112被固定为“H”或“L”电位或者处于高阻抗状态。同样，在芯片1022中，自内部电路501输出的信号通过驱动功率较小的第1缓冲器451输出至焊盘211。该信号经由金属线711传送到芯片1012的焊盘101并通过输入缓冲器410传送至内部电路500。该信号输入到驱动功率较大的第2缓冲器461，但是，由于第2缓冲器461组装成MCP1006后，不予以使用，所以从外部端子618受控于控制信号151而处于非动作状态，与它的输出连接的焊盘212被固定为“H”或“L”电位或者处于高阻抗状态。
如上所述，根据该实施形态6，在MCP1006的状态下，分别以驱动功率较小的第1缓冲器450及451分别驱动其他半导体装置1022和1012，与驱动功率较大的第2缓冲器460和461连接的焊盘112及212处于开路状态。此外，第2缓冲器460和461从外部端子608和618受控制信号150和151控制而分别处于非动作状态，所以可以获得抑制噪声发生和动作时消费电流增大的效果。再有，可以由最适合于MCP的驱动功率之输出缓冲器构成MCP1006。而且，将连接在第2缓冲器460及461的控制信号150及151连接的焊盘114和214分别与外部端子608和618连接，这样，封装后，第2第2缓冲器460及461的动作状态/非动作状态也可以容易地从外部进行控制。
此外，这里，作为为了相互交换数据而采用了多芯片结构的例子，安装于MCP1006的芯片1012和1022是具有不同功能的类型，但以相当于上述实施形态1所说明的芯片的情形进行了对它们进行了说明，但是对于仅仅从一个芯片向另一个芯片提供数据的情形，即如图12所示结构的情形也同样适用，并能取得同样的效果。
作为为了相互交换数据而采用了多芯片结构的例子，安装于MCP1006的芯片1012和1022是具有不同功能的类型，但相当于上述实施形态5所说明的芯片的情形，以连接在第2缓冲器460和461的控制信号150和151之焊盘114及214分别与外部端子608及618连接为例进行了说明，但与外部端子连接的无论是哪一个均能获得同样的效果。
另外，在上述本发明的实施形态中，虽然列举了使用金属线进行组装的例子，但也可以采用凸起(bump)进行连接。此外，还列举了2芯片结构的MCP的例子，但亦可以是2个以上多个芯片结构。
如上所述，根据本发明，本发明的半导体装置由于具有连接在其他半导体装置的第1焊盘；晶片测试中进行探针连接的第2焊盘；驱动连接于第1焊盘的其他半导体装置的第1缓冲器；受第1缓冲器驱动、以比第1缓冲器的驱动功率还大的驱动功率驱动连接在第2缓冲器的测试机负荷容量、并受控制信号控制而处于动作状态/非动作状态的第2缓冲器，故而在组装后，以驱动功率较小的第1缓冲器驱动其他半导体装置，在晶片测试中，因为可以以驱动功率较大的第2缓冲器驱动测试机的负荷容量，故能够抑制噪声发生和动作时消费电流增大，特别是具有抑制正常使用时缓冲器内消费功率的效果。
根据该发明，由于第1焊盘的尺寸比第2焊盘尺寸还小，故可以获得缩小该部分芯片尺寸的效果。
根据该发明，由于具有提供控制第2缓冲器的动作状态/非动作状态之控制信号的结构，因而，具有能够很容易地从外部控制第2缓冲器的动作状态/非动作状态的效果。

Claims (8)

1.一种半导体装置，其特征在于，具有：
与其他半导体装置连接的第1焊盘、在晶片测试中进行探针连接的第2焊盘、驱动与第1焊盘连接的上述其他半导体装置的第1缓冲器、由第1缓冲器驱动，以大于第1缓冲器功率的驱动功率驱动连接在第2焊盘上的测试机的负荷容量且受控制信号控制而处于动作状态/非动作状态的第2缓冲器。
2.如权利要求1所述的半导体装置，其特征在于，
所述第2焊盘尺寸比第1焊盘尺寸还小。
3.如权利要求1或权利要求2所述的半导体装置，其特征在于，
具有将控制第2缓冲器为动作/非动作状态的控制信号直接提供给第2缓冲器的焊盘。
4.一种半导体装置，其特征在于，
作为第1半导体装置的权利要求1所述的半导体装置和第2半导体装置被多芯片封装；
根据控制信号，在晶片测试时，第2缓冲器被控制于动作状态，在上述第1半导体装置和上述第2半导体装置的通常动作时，上述第2缓冲器被控制于非动作状态。
5.如权利要求4所述的半导体装置，其特征在于，
第2焊盘的尺寸比第1焊盘尺寸还小。
6.如权利要求4或权利要求5所述的半导体装置，其特征在于，
具有将控制第2缓冲器为动作/非动作状态的控制信号直接提供给第2缓冲器的焊盘。
7.如权利要求4或权利要求5所述的半导体装置，其特征在于，
上述第2半导体装置是具有与上述第1半导体装置相同功能的类型，并且在上述第1半导体装置和上述第2半导体装置之间进行数据交换。
8.如权利要求4或权利要求5所述的半导体装置，其特征在于，
上述第2半导体装置是具有与上述第1半导体装置不同功能的类型，并且数据从上述第1半导体装置只供给上述第2半导体装置。
CNB031072216A 2002-07-29 2003-03-17 使内置驱动器小型化的半导体装置 Expired - Fee Related CN1235279C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002220079A JP2004061299A (ja) 2002-07-29 2002-07-29 半導体装置
JP220079/02 2002-07-29
JP220079/2002 2002-07-29

Publications (2)

Publication Number Publication Date
CN1472885A CN1472885A (zh) 2004-02-04
CN1235279C true CN1235279C (zh) 2006-01-04

Family

ID=30437669

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031072216A Expired - Fee Related CN1235279C (zh) 2002-07-29 2003-03-17 使内置驱动器小型化的半导体装置

Country Status (6)

Country Link
US (1) US6756803B2 (zh)
JP (1) JP2004061299A (zh)
KR (1) KR100553397B1 (zh)
CN (1) CN1235279C (zh)
DE (1) DE10309598A1 (zh)
TW (1) TWI221192B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7006940B1 (en) * 2002-11-27 2006-02-28 Inapac Technology, Inc. Set up for a first integrated circuit chip to allow for testing of a co-packaged second integrated circuit chip
US7444575B2 (en) * 2000-09-21 2008-10-28 Inapac Technology, Inc. Architecture and method for testing of an integrated circuit device
US7313740B2 (en) * 2002-07-25 2007-12-25 Inapac Technology, Inc. Internally generating patterns for testing in an integrated circuit device
US8286046B2 (en) 2001-09-28 2012-10-09 Rambus Inc. Integrated circuit testing module including signal shaping interface
US8166361B2 (en) * 2001-09-28 2012-04-24 Rambus Inc. Integrated circuit testing module configured for set-up and hold time testing
US8001439B2 (en) 2001-09-28 2011-08-16 Rambus Inc. Integrated circuit testing module including signal shaping interface
US8063650B2 (en) * 2002-11-27 2011-11-22 Rambus Inc. Testing fuse configurations in semiconductor devices
KR100596776B1 (ko) * 2004-01-08 2006-07-04 주식회사 하이닉스반도체 멀티 칩 어셈블리 및 이의 구동 방법
JP2005209239A (ja) * 2004-01-20 2005-08-04 Nec Electronics Corp 半導体集積回路装置
JP4521611B2 (ja) * 2004-04-09 2010-08-11 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP4673652B2 (ja) * 2005-03-29 2011-04-20 富士通セミコンダクター株式会社 半導体装置の試験方法及び半導体装置
US7779311B2 (en) * 2005-10-24 2010-08-17 Rambus Inc. Testing and recovery in a multilayer device
WO2007097053A1 (ja) * 2006-02-23 2007-08-30 Matsushita Electric Industrial Co., Ltd. 半導体集積回路とその検査方法
JP5120868B2 (ja) * 2006-07-13 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
WO2008042403A2 (en) 2006-10-03 2008-04-10 Inapac Technologies, Inc. Memory accessing circuit system
US7561027B2 (en) * 2006-10-26 2009-07-14 Hewlett-Packard Development Company, L.P. Sensing device
US7589548B2 (en) * 2007-02-22 2009-09-15 Teradyne, Inc. Design-for-test micro probe
US7724023B1 (en) * 2009-05-11 2010-05-25 Agere Systems Inc. Circuit apparatus including removable bond pad extension
EP2372379B1 (en) * 2010-03-26 2013-01-23 Imec Test access architecture for TSV-based 3D stacked ICS
JP6428210B2 (ja) * 2014-12-02 2018-11-28 富士通株式会社 半導体装置および半導体装置の試験方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07303030A (ja) 1994-05-02 1995-11-14 Hitachi Ltd 半導体集積回路
US6304098B1 (en) * 2000-03-14 2001-10-16 Sun Microsystems, Inc. Method and apparatus for reducing noise in communication channels having a shared reference signal
JP2001294539A (ja) 2000-04-13 2001-10-23 Tosoh Corp 有機ハロゲン化合物の脱ハロゲン化処理法
US6515501B2 (en) * 2001-06-01 2003-02-04 Sun Microsystems, Inc. Signal buffers for printed circuit boards

Also Published As

Publication number Publication date
CN1472885A (zh) 2004-02-04
DE10309598A1 (de) 2004-02-26
KR20040011337A (ko) 2004-02-05
KR100553397B1 (ko) 2006-02-16
US20040027150A1 (en) 2004-02-12
TWI221192B (en) 2004-09-21
US6756803B2 (en) 2004-06-29
TW200401897A (en) 2004-02-01
JP2004061299A (ja) 2004-02-26

Similar Documents

Publication Publication Date Title
CN1235279C (zh) 使内置驱动器小型化的半导体装置
CN1722412A (zh) 封装电路板和包括封装电路板的封装及其方法
JP6537789B2 (ja) 混合アナログおよびデジタル集積回路
CN1934704A (zh) 芯片层叠型半导体装置
CN101976951B (zh) 多相功率开关模式电压调节器
CN1819187A (zh) 半导体装置及胶囊型半导体封装
US6724237B2 (en) Semiconductor integrated circuit for multi-chip package with means to optimize internal drive capacity
CN1719706A (zh) 半导体装置、dc/dc变换器和电源系统
CN1670955A (zh) 半导体器件
CN1645511A (zh) 叠层型半导体存储装置
CN1127428A (zh) 半导体装置及其制造方法，存储器心部及外围电路芯片
CN1783719A (zh) 高电压缓冲器模组以及电压侦测电路
CN1723559A (zh) 半导体元件驱动用集成电路及电能变换装置
CN1098545A (zh) 半导体存储装置
CN1492498A (zh) 半导体器件
CN1847869A (zh) 半导体集成电路和测试其间的连接状态的方法
CN1641874A (zh) 多芯片封装
CN1467844A (zh) 半导体集成电路器件
CN1674281A (zh) 混合集成电路装置
CN1828888A (zh) 半导体装置及其制造方法
CN1274020C (zh) 半导体集成电路装置
CN1917198A (zh) 半导体器件及其制造方法
CN1272688C (zh) 半导体存储器件的倒装芯片接口电路及倒装芯片接口方法
US20100171211A1 (en) Semiconductor device
CN1871574A (zh) 用于给集成电路供电的方法和系统,以及专门设计用在其中的集成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060104

Termination date: 20100317